FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

FPGA+CPU可讓圖像處理性能提升

本文深維科技聯(lián)合創(chuàng)始人兼CEO樊平詳細(xì)剖析了圖片加速的必要性、當(dāng)前實(shí)際的圖片解決方案與部署方式以及如何通過FPGA+CPU異構(gòu)計(jì)算的方案維護(hù)用戶體驗(yàn)與服務(wù)成本新平衡。

通信技術(shù)
2020-03-07

FPGA
FPGA運(yùn)算單元可支持高算力浮點(diǎn)

傳統(tǒng)FPGA只支持定點(diǎn)運(yùn)算的瓶頸越發(fā)凸顯。 Achronix為了解決這一大困境，創(chuàng)新地設(shè)計(jì)了機(jī)器學(xué)習(xí)處理器（MLP）單元，不僅支持浮點(diǎn)的乘加運(yùn)算，還可以支持對(duì)多種定浮點(diǎn)數(shù)格式進(jìn)行拆分。

通信技術(shù)
2020-03-06

FPGA
MathWorks 通過 Universal Verification Methodology (UVM) 支持加快 FPGA 和 ASIC 驗(yàn)證速度

HDL Verifier 從 Simulink 自動(dòng)生成 UVM 組件和測(cè)試平臺(tái)

MathWorks
2020-03-02

asic uvm FPGA
成就電子電路設(shè)計(jì)高手(三)，探討FPGA控制系統(tǒng)中的電子電路設(shè)計(jì)方法

電子電路設(shè)計(jì)應(yīng)用很多，對(duì)于電子電路設(shè)計(jì)，我們需正確認(rèn)識(shí)其重要性。為增進(jìn)大家對(duì)電子電路設(shè)計(jì)的了解，本文將介紹電子電路相關(guān)知識(shí)，并對(duì)FPGA控制系統(tǒng)中的電子電路設(shè)計(jì)方法予以探討。如果你對(duì)這篇電子電路設(shè)計(jì)文章存在興趣，不妨繼續(xù)往下閱讀哦。

技術(shù)解析
2020-02-28

指數(shù) 電子電路設(shè)計(jì) FPGA
利用片上高速網(wǎng)絡(luò)(2D NoC)創(chuàng)新地實(shí)現(xiàn)FPGA內(nèi)部超高帶寬邏輯互連

一個(gè)運(yùn)用NoC來優(yōu)化加解密設(shè)計(jì)的例子

Achronix半導(dǎo)體
2020-02-27

帶寬片上高速網(wǎng)絡(luò) FPGA
MathWorks在 FPGA 和ASIC上實(shí)現(xiàn)自動(dòng)化視覺系統(tǒng)設(shè)計(jì)

Vision HDL Toolbox 自動(dòng)生成經(jīng)過 FPGA 驗(yàn)證的代碼，適用于高達(dá) 8k 分辨率的幀尺寸和高幀率視頻

MathWorks
2020-02-27

asic 自動(dòng)化視覺 FPGA
將GDDR6的優(yōu)勢(shì)從圖形計(jì)算擴(kuò)展至高性能網(wǎng)絡(luò)應(yīng)用

Achronix Speedster7t FPGA如何運(yùn)用GDDR6滿足下一代網(wǎng)絡(luò)產(chǎn)品的高帶寬需求

Achronix半導(dǎo)體
2020-02-18

網(wǎng)絡(luò)應(yīng)用 gddr6 FPGA
將GDDR6的優(yōu)勢(shì)從圖形計(jì)算擴(kuò)展至高性能網(wǎng)絡(luò)應(yīng)用

Achronix Speedster7t FPGA如何運(yùn)用GDDR6滿足下一代網(wǎng)絡(luò)產(chǎn)品的高帶寬需求

Achronix半導(dǎo)體
2020-02-17

achronix gddr6 speedster7t FPGA
Achronix推出突破性的FPGA系列產(chǎn)品，以面向高帶寬數(shù)據(jù)加速應(yīng)用的靈活性而將性能提升到全新高度

Achronix半導(dǎo)體公司宣布：推出創(chuàng)新性的、全新的FPGA系列產(chǎn)品，以滿足人工智能/機(jī)器學(xué)習(xí)（AI/ML）和高帶寬數(shù)據(jù)加速應(yīng)用日益增長的需求。

Achronix半導(dǎo)體
2020-02-17

finfet achronix speedster7t FPGA
高云半導(dǎo)體參加德國Embedded World 2020展會(huì)并受邀進(jìn)行兩場(chǎng)主題演講

?2020年2月12日，中國廣州-全球增長最快的FPGA供應(yīng)商廣東高云半導(dǎo)體科技股份有限公司(以下簡稱“高云半導(dǎo)體”)將于2月25日至27日在德國紐倫堡參加Embedded World 2020(4A展臺(tái)362號(hào)展位)。

高云半導(dǎo)體GOWIN
2020-02-12

機(jī)器學(xué)習(xí) 邊緣ai FPGA
Xilinx亮相香港科技園A.I.R. Week 領(lǐng)先AI平臺(tái)加速粵港澳創(chuàng)新成果轉(zhuǎn)化

自適應(yīng)和智能計(jì)算的全球領(lǐng)導(dǎo)者賽靈思公司日前亮相香港科技園公司舉辦的“人工智能與機(jī)器人活動(dòng)周（A.I.R. Week）開幕式。

賽靈思
2020-01-21

AI 邊緣計(jì)算 FPGA
Xilinx北京隆重進(jìn)駐新址新十年“芯”征程全面啟航

?2020年1月15日，中國，北京——自適應(yīng)和智能計(jì)算的全球領(lǐng)導(dǎo)者賽靈思公司今日在位于北京市朝陽區(qū)安定路5號(hào)院的中海國際中心新辦公室，隆重舉行賽靈思北京辦公室喬遷慶典，慶祝公司進(jìn)駐新址。

賽靈思
2020-01-15

Xilinx 人工智能 FPGA
嵌入式FPGA如何快速的掌握

嵌入式系統(tǒng)作為裝置或設(shè)備的一部分，它是一個(gè)控制程序存儲(chǔ)在ROM中的嵌入式處理器控制板。事實(shí)上，所有帶有數(shù)字接口的設(shè)備，如手表、微波爐、錄像機(jī)、汽車等，都使用嵌入式系

嵌入式動(dòng)態(tài)
2020-01-13

嵌入式行業(yè)資訊 FPGA
在不就的未來，嵌入式 FPGA 編程只需簡單一步即可完成

我們都知道，F(xiàn)PGA(Field Programmable Gate Array)是在PAL、GAL等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解

嵌入式硬件
2020-01-12

嵌入式 SoC 嵌入式開發(fā) achronix FPGA
基于FPGA實(shí)現(xiàn)遠(yuǎn)端顯示系統(tǒng)的設(shè)計(jì)

串行器和解串器均可以工作在節(jié)電模式。當(dāng)沒有數(shù)據(jù)傳輸時(shí)，可以通過設(shè)置管腳pwden將芯片置于節(jié)電模式。這時(shí)鎖相環(huán)停止工作，輸出為三態(tài)，電流也降低到幾個(gè)毫安。

消費(fèi)電子
2020-01-12

顯示電源資訊 FPGA
高云半導(dǎo)體成功量產(chǎn)Always-On超低功耗GW1NZ-ZV器件

?2020年1月6日，中國廣州-全球增長最快的可編程邏輯公司-廣東高云半導(dǎo)體科技股份有限公司(以下簡稱“高云半導(dǎo)體”)，正式宣布其超低功耗器件GW1NZ-ZV FPGA全面量產(chǎn)，此產(chǎn)品靜態(tài)功耗比業(yè)界基于Flash的非易失FPGA低50%，最低功耗低于28uW。

高云半導(dǎo)體GOWIN
2020-01-07

物聯(lián)網(wǎng) 微控制器 FPGA
中端FPGA工藝下探萊迪思新平臺(tái)導(dǎo)入了28nm FD-SOI技術(shù)

高端FPGA市場(chǎng)有賽靈思和英特爾兩條巨龍盤踞，萊迪斯幾乎未曾踏入這山頭半步，那么是如何成為世界第三大FPGA廠商的呢？今年，賽靈思和英特爾展開了對(duì)“世界最大FPGA”寶座的角逐，分別發(fā)布了16nm和1

充電吧
2019-12-31

FPGA
全新CrossLinkPlus FPGA 簡化基于MIPI的視覺系統(tǒng)開發(fā)

萊迪思半導(dǎo)體白皮書

萊迪思半導(dǎo)體
2019-12-23

mipi lattice crosslink FPGA
萊迪思發(fā)布最新Lattice Radiant 2.0設(shè)計(jì)軟件加速FPGA設(shè)計(jì)

·最新版本支持全新的萊迪思CrossLink-NX FPGA

萊迪思半導(dǎo)體
2019-12-19

ec0 ss0 FPGA
全新萊迪思CrossLink-NX FPGA為嵌入式視覺和網(wǎng)絡(luò)邊緣AI應(yīng)用帶來領(lǐng)先的低功耗和高性能優(yōu)勢(shì)

?基于萊迪思Nex us FPGA技術(shù)平臺(tái)的首款產(chǎn)品 ?比同類產(chǎn)品相比，功耗降低達(dá)75%

萊迪思半導(dǎo)體
2019-12-19

嵌入式 AI FPGA

首頁上一頁 32 33 34 35 36 37 38 39 40 41 下一頁尾頁

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

FPGA+CPU可讓圖像處理性能提升

FPGA運(yùn)算單元可支持高算力浮點(diǎn)

MathWorks 通過 Universal Verification Methodology (UVM) 支持加快 FPGA 和 ASIC 驗(yàn)證速度

成就電子電路設(shè)計(jì)高手(三)，探討FPGA控制系統(tǒng)中的電子電路設(shè)計(jì)方法

利用片上高速網(wǎng)絡(luò)(2D NoC)創(chuàng)新地實(shí)現(xiàn)FPGA內(nèi)部超高帶寬邏輯互連

MathWorks在 FPGA 和ASIC上實(shí)現(xiàn)自動(dòng)化視覺系統(tǒng)設(shè)計(jì)

將GDDR6的優(yōu)勢(shì)從圖形計(jì)算擴(kuò)展至高性能網(wǎng)絡(luò)應(yīng)用

將GDDR6的優(yōu)勢(shì)從圖形計(jì)算擴(kuò)展至高性能網(wǎng)絡(luò)應(yīng)用

Achronix推出突破性的FPGA系列產(chǎn)品，以面向高帶寬數(shù)據(jù)加速應(yīng)用的靈活性而將性能提升到全新高度

高云半導(dǎo)體參加德國Embedded World 2020展會(huì)并受邀進(jìn)行兩場(chǎng)主題演講

Xilinx亮相香港科技園A.I.R. Week 領(lǐng)先AI平臺(tái)加速粵港澳創(chuàng)新成果轉(zhuǎn)化

Xilinx北京隆重進(jìn)駐新址新十年“芯”征程全面啟航

嵌入式FPGA如何快速的掌握

在不就的未來，嵌入式 FPGA 編程只需簡單一步即可完成

基于FPGA實(shí)現(xiàn)遠(yuǎn)端顯示系統(tǒng)的設(shè)計(jì)

高云半導(dǎo)體成功量產(chǎn)Always-On超低功耗GW1NZ-ZV器件

中端FPGA工藝下探萊迪思新平臺(tái)導(dǎo)入了28nm FD-SOI技術(shù)

全新CrossLinkPlus FPGA 簡化基于MIPI的視覺系統(tǒng)開發(fā)

萊迪思發(fā)布最新Lattice Radiant 2.0設(shè)計(jì)軟件加速FPGA設(shè)計(jì)

全新萊迪思CrossLink-NX FPGA為嵌入式視覺和網(wǎng)絡(luò)邊緣AI應(yīng)用帶來領(lǐng)先的低功耗和高性能優(yōu)勢(shì)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻