FPGA

關(guān)注441人關(guān)注

我要報錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

基于FPGA的LED點陣顯示字符設(shè)計

隨著社會的發(fā)展和信息時代對各類信息快速發(fā)布的需要，許多政府部門和企事業(yè)單位從提高自身形象和信息規(guī)范化管理考慮，廣泛采用LED 電子顯示屏顯示產(chǎn)品，此類多媒體顯示系統(tǒng)通過一定的控制方式，用于顯示文字、圖形

電子設(shè)計自動化
2018-05-30

FPGA 字符點陣
FPGA提升智能手機設(shè)計差異化

當(dāng)今手機行業(yè)的創(chuàng)新速度之快可謂前所未有，用戶不斷對手機提出更多的要求。智能手機、平板電腦和其它電池供電設(shè)備已經(jīng)不再是簡單的通信設(shè)備?，F(xiàn)在通過集成諸多的"一直在線"的功能（如導(dǎo)航、電子郵件、電話、互聯(lián)網(wǎng)接

電子設(shè)計自動化
2018-05-30

智能手機差異化 FPGA
采用FPGA的嵌入式系統(tǒng)XBD文件設(shè)計

1 開發(fā)流程 MHS和MSS文件都是根據(jù)系統(tǒng)要求在EDK環(huán)境下生成的。MHS文件包含了對整個嵌入式系統(tǒng)的定義，包括處理器、總線、外圍設(shè)備、地址空間等，用于整個硬件平臺的綜合、實現(xiàn)；MSS文件包含了操作系統(tǒng)、設(shè)備驅(qū)動等信

電子設(shè)計自動化
2018-05-30

嵌入式系統(tǒng) 文件 FPGA
基于FPGA的數(shù)字密碼鎖

0 前言自古以來人們對物品安全就十分重視，數(shù)字化的今天，電子鎖正在逐步取代以往的機械鎖被廣泛運用在門禁、銀行和保險柜。然而，這些基于單片機的密碼鎖可靠性較差，而且功能拓展有限。隨著物聯(lián)網(wǎng)技術(shù)的發(fā)展，人們

電子設(shè)計自動化
2018-05-30

數(shù)字密碼鎖 FPGA
FPGA在微型投影儀中的應(yīng)用與設(shè)計

　　圖1:微型投影儀使用示例。目前，由于微型投影儀的價格昂貴，因此難以在各行業(yè)中普遍使用，但隨著價格的下降，使用微型投影儀的消費類應(yīng)用將會大量涌現(xiàn)，并且它將成為便捷、中等分辨率圖像顯示所普遍使用的顯示

電子設(shè)計自動化
2018-05-30

投影儀 FPGA
萊迪思推出基于FPGA的三款全新參考設(shè)計

萊迪思半導(dǎo)體公司日前宣布推出三款全新的參考設(shè)計，使電子設(shè)備OEM廠商能夠更容易地通過低成本、行業(yè)標(biāo)準(zhǔn)的MIPI（移動行業(yè)處理器接口）攝像頭、應(yīng)用處理器和顯示技術(shù)，為最終用戶提供更豐富的多媒體體驗。萊迪思這些

電子設(shè)計自動化
2018-05-30

萊迪思三款 FPGA
基于FPGA的通用位同步器設(shè)計方案（一）

摘要本文提出了一種基于FPGA的通用位同步器設(shè)計方案。方案中的同步器是采用改進后的Gardner算法結(jié)構(gòu)，其中，內(nèi)插濾波器采用系數(shù)實時計算的Farrow結(jié)構(gòu)，定時誤差檢測采用獨立于載波相位偏差的GA-TED算法，內(nèi)部控制器和

電子設(shè)計自動化
2018-05-30

設(shè)計方案 FPGA
基于FPGA的通用位同步器設(shè)計方案（二）

2.2 模塊詳細設(shè)計 2.2.1 內(nèi)插濾波器設(shè)計內(nèi)插濾波器是完成算法的核心，它根據(jù)內(nèi)插參數(shù)實時計算最佳判決點的內(nèi)插值，即：式中：mk 為內(nèi)插濾波器基點索引，決定輸入序列中哪些采樣點參與運算，它由插值時刻kTi 確定；

電子設(shè)計自動化
2018-05-30

設(shè)計方案 FPGA
基于FPGA的幀同步系統(tǒng)設(shè)計方案

摘要：本文介紹了集中式插入法幀同步系統(tǒng)的原理，分析了幀同步系統(tǒng)的工作流程。采用模塊化的設(shè)計思想，利用VHDL設(shè)計了同步參數(shù)可靈活配置的幀同步系統(tǒng)，闡述了關(guān)鍵部件的設(shè)計方法，提出了一種基于FPGA的幀同步系統(tǒng)設(shè)

電子設(shè)計自動化
2018-05-30

系統(tǒng) 設(shè)計方案 FPGA
基于FPGA的線陣CCD子圖像提取模塊的設(shè)計與仿真

摘要：根據(jù)線陣CCD 圖像檢測和識別系統(tǒng)的要求，分析線陣CCD 圖像與子圖像的位置關(guān)系，采用“圖像轉(zhuǎn)置緩沖區(qū)”和讀寫狀態(tài)機的處理方式，設(shè)計基于FPGA 的線陣CCD 子圖像提取模塊，具有FPGA 資源占用少、邏輯清晰的特點

電子設(shè)計自動化
2018-05-30

模塊圖像 FPGA
如何為 FPGA 供電尋找最佳解決方案

為 FPGA 應(yīng)用設(shè)計優(yōu)秀電源管理解決方案不是一項簡單的任務(wù)，相關(guān)的技術(shù)討論有很多很多。今天小編要為大家分享的內(nèi)容『FPGA 的電源管理』主要有兩個目的——找到正

數(shù)字電源
2018-05-29

直流電源技術(shù)解析 FPGA
解析高速ADC和DAC與FPGA的配合使用

許多數(shù)字處理系統(tǒng)都會使用FPGA，原因是FPGA有大量的專用DSP以及block RAM資源，可以用于實現(xiàn)并行和流水線算法。因此，通常情況下，F(xiàn)PGA都要和高性能的ADC和DAC進行接口，比如e2v EV10AQ190低功耗四通道10-bit 1.25

電子設(shè)計自動化
2018-05-29

dac adc FPGA
在FPGA設(shè)計中，時序就是全部

當(dāng)你的FPGA設(shè)計不能滿足時序要求時，原因也許并不明顯。解決方案不僅僅依賴于使用FPGA的實現(xiàn)工具來優(yōu)化設(shè)計從而滿足時序要求，也需要設(shè)計者具有明確目標(biāo)和診斷/隔離時序問題的能力。設(shè)計者現(xiàn)在有一些小技巧和幫助來

電子設(shè)計自動化
2018-05-29

時序 FPGA
解析FPGA低功耗設(shè)計

在項目設(shè)計初期，基于硬件電源模塊的設(shè)計考慮，對FPGA設(shè)計中的功耗估計是必不可少的。筆者經(jīng)歷過一個項目，整個系統(tǒng)的功耗達到了100w,而單片F(xiàn)PGA的功耗估計得到為20w左右，有點過高了，功耗過高則會造成發(fā)熱量增大，

電子設(shè)計自動化
2018-05-29

低功耗 FPGA
FPGA復(fù)位的可靠性設(shè)計方案

對FPGA設(shè)計中常用的復(fù)位設(shè)計方法進行了分類、分析和比較。針對FPGA在復(fù)位過程中存在不可靠復(fù)位的現(xiàn)象，提出了提高復(fù)位設(shè)計可靠性的4種方法，包括清除復(fù)位信號上的毛刺、異步復(fù)位同步釋放、采用專用全局異步復(fù)位/置位

電子設(shè)計自動化
2018-05-29

設(shè)計方案可靠性 FPGA
基于FPGA的SOC設(shè)計與實現(xiàn)

為減少在印制電路板（PCB）設(shè)計中的面積開銷，介紹一種Flash結(jié)構(gòu)的現(xiàn) 場可編程門陣列（FPGA）器件，進而介紹采用該器件搭建基于先進精簡指令集機器（ARM）的片上系統(tǒng)（SOC）電路的設(shè)計方法，該方法按照高級微控制器總

電子設(shè)計自動化
2018-05-29

SoC FPGA
基于蜜罐技術(shù)的FPGA實現(xiàn)

前言 1. 項目背景蜜罐技術(shù)由來已久，蜜罐（Honeypot）是一種在互聯(lián)網(wǎng)上運行的計算機系統(tǒng)。它是專門為吸引并誘騙那些試圖非法闖入他人計算機系統(tǒng)的人（如電腦黑客）而設(shè)計的，蜜罐系統(tǒng)是一個包含漏洞的誘騙系統(tǒng)，它通

電子設(shè)計自動化
2018-05-29

技術(shù) 蜜罐 FPGA
基于FPGA的虛擬DPO設(shè)計方案

項目概述 1.1項目背景示波器（Oscilloscope）是一種能夠顯示電壓信號動態(tài)波形的電子測量儀器。它能夠?qū)r變的電壓信號轉(zhuǎn)換為時域上的曲線，原來不可見的電氣信號，轉(zhuǎn)換為在二維平面上直觀可見光信號，由此能夠分析電

電子設(shè)計自動化
2018-05-29

設(shè)計方案 dpo FPGA
基于FPGA的RS（255，239）編譯碼器設(shè)計

RS（Reed-Solomon）編碼是一種具有較強糾錯能力的多進制BCH編碼，其既可糾正隨機錯誤，又可糾正突發(fā)錯誤。RS編譯碼器廣泛應(yīng)用于通信和存儲系統(tǒng)，為解決高速存儲器中數(shù)據(jù)可靠性的問題，文中提出了RS編碼的實現(xiàn)方法，并

電子設(shè)計自動化
2018-05-29

rs 譯碼器 FPGA
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化

隨著航空電子技術(shù)的不斷發(fā)展，現(xiàn)代機載視頻圖形顯示系統(tǒng)對于實時性等性能的要求日益提高。常見的系統(tǒng)架構(gòu)主要分為三種：（1）基于GSP+VRAM+ASIC的架構(gòu)，優(yōu)點是圖形ASIC能夠有效提高圖形顯示質(zhì)量和速度，缺點是國內(nèi)復(fù)

電子設(shè)計自動化
2018-05-29

系統(tǒng) 架構(gòu) FPGA

首頁上一頁 90 91 92 93 94 95 96 97 98 99 下一頁尾頁

dog_xin
jasontu
hjl2832
火焰舞者
happde
happde
wcg13537439710
fanguang2003
劍圣灬哥
lixiangyu808
MinMinMin
htjxianjian
GB20
天命風(fēng)流
小小Lotous
m564522634
SerenityPjb
HDIY
yangsong901123
lghtjpu

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

基于FPGA的LED點陣顯示字符設(shè)計

FPGA提升智能手機設(shè)計差異化

采用FPGA的嵌入式系統(tǒng)XBD文件設(shè)計

基于FPGA的數(shù)字密碼鎖

FPGA在微型投影儀中的應(yīng)用與設(shè)計

萊迪思推出基于FPGA的三款全新參考設(shè)計

基于FPGA的通用位同步器設(shè)計方案（一）

基于FPGA的通用位同步器設(shè)計方案（二）

基于FPGA的幀同步系統(tǒng)設(shè)計方案

基于FPGA的線陣CCD子圖像提取模塊的設(shè)計與仿真

如何為 FPGA 供電尋找最佳解決方案

解析高速ADC和DAC與FPGA的配合使用

在FPGA設(shè)計中，時序就是全部

解析FPGA低功耗設(shè)計

FPGA復(fù)位的可靠性設(shè)計方案

基于FPGA的SOC設(shè)計與實現(xiàn)

基于蜜罐技術(shù)的FPGA實現(xiàn)

基于FPGA的虛擬DPO設(shè)計方案

基于FPGA的RS（255，239）編譯碼器設(shè)計

基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(441人)

熱門活動

課程視頻