FPGA

關(guān)注441人關(guān)注

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

FPGA可重復(fù)配置和測(cè)試系統(tǒng)的實(shí)現(xiàn)

從制造的角度來(lái)講，F(xiàn)PGA測(cè)試是指對(duì)FPGA器件內(nèi)部的邏輯塊、可編程互聯(lián)線、輸入輸出塊等資源的檢測(cè)。完整的FPGA測(cè)試包括兩步，一是配置FPGA、然后是測(cè)試FPGA，配置FPGA是指將FPGA通過(guò)將配置數(shù)據(jù)下載編程使其內(nèi)部的待測(cè)

電子設(shè)計(jì)自動(dòng)化
2018-05-31

FPGA 測(cè)試系統(tǒng)
基于FPGA的二進(jìn)制轉(zhuǎn)十進(jìn)制

摘要：針對(duì)二進(jìn)制轉(zhuǎn)十進(jìn)制(BCD)轉(zhuǎn)碼器的FPGA實(shí)現(xiàn)目標(biāo)，提出了一種高效、易于重構(gòu)的轉(zhuǎn)碼器設(shè)計(jì)方案。并在FPGA開(kāi)發(fā)板上成功地實(shí)現(xiàn)了該設(shè)計(jì)，驗(yàn)證結(jié)果表明，與使用中規(guī)模集成電路IP核(SN74185A)實(shí)現(xiàn)的7 bit、10 bit和

電子設(shè)計(jì)自動(dòng)化
2018-05-31

FPGA
一種基于FPGA的自適應(yīng)譜線增強(qiáng)系統(tǒng)的設(shè)計(jì)

0 引言在信號(hào)采集與處理中，常只關(guān)心具有較窄帶寬和較強(qiáng)周期特征的信號(hào)，這時(shí)寬帶噪聲成為必須濾除的有害成分。信號(hào)的頻譜攜帶著信源最本質(zhì)的特征，但是實(shí)際采集的信號(hào)不可避免地受到寬帶噪聲或?qū)拵Ц蓴_的影響，如

電子設(shè)計(jì)自動(dòng)化
2018-05-31

自適應(yīng) FPGA 系統(tǒng)
基于Linux平臺(tái)的FPGA驅(qū)動(dòng)開(kāi)發(fā)

Linux操作系統(tǒng)的全稱是GNU／Linux，它是由GNU工程和Linux內(nèi)核兩個(gè)部分共同組成的一個(gè)操作系統(tǒng)。該系統(tǒng)中所有組件的源代碼都是自由的，可以有效保護(hù)學(xué)習(xí)成果，因而在嵌入式領(lǐng)域得到了廣泛的應(yīng)用。 FPGA是英文Field P

電子設(shè)計(jì)自動(dòng)化
2018-05-31

Linux 平臺(tái) FPGA
FPGA 設(shè)計(jì)當(dāng)中的功耗問(wèn)題

隨著FPGA的密度越來(lái)越高，設(shè)計(jì)者們正在節(jié)能降耗方面取得越來(lái)越多的進(jìn)展。出現(xiàn)降低功耗這一趨勢(shì)的另一個(gè)原因是FPGA正在越來(lái)越廣泛地應(yīng)用于智能手機(jī)、媒體播放器、游戲機(jī)、衛(wèi)星導(dǎo)航設(shè)備以及數(shù)碼相機(jī)/攝像機(jī)等便攜式設(shè)

電子設(shè)計(jì)自動(dòng)化
2018-05-30

功耗 FPGA
FPGA 時(shí)序收斂

您編寫(xiě)的代碼是不是雖然在仿真器中表現(xiàn)正常，但是在現(xiàn)場(chǎng)卻斷斷續(xù)續(xù)出錯(cuò)？要不然就是有可能在您使用更高版本的工具鏈進(jìn)行編譯時(shí)，它開(kāi)始出錯(cuò)。您檢查自己的測(cè)試平臺(tái)，并確認(rèn)測(cè)試已經(jīng)做到 100% 的完全覆蓋，而且所有測(cè)

電子設(shè)計(jì)自動(dòng)化
2018-05-30

時(shí)序 FPGA
采用FPGA實(shí)現(xiàn) DisplayPort

在1月份舉辦的美國(guó)消費(fèi)電子展(Consumer Electronics Show) 上，數(shù)家業(yè)界主要的平板電視及顯示技術(shù)公司紛紛宣布推出高清 3D 電視和令人驚艷的4K x 2K LCD 顯示器，從而可將用戶家中、車內(nèi)或移動(dòng)設(shè)備上的電視、顯示器

電子設(shè)計(jì)自動(dòng)化
2018-05-30

displayport FPGA
基于FPGA的交流電測(cè)量?jī)x的設(shè)計(jì)

摘要：根據(jù)交流采樣的原理，設(shè)計(jì)出基于FPGA開(kāi)方算法，解決了實(shí)時(shí)計(jì)算電壓有效值和頻率的問(wèn)題。充分發(fā)揮FPGA硬件并行計(jì)算的特性，實(shí)現(xiàn)高速運(yùn)算和可靠性的結(jié)合, 能夠較好地解決精度與速度的問(wèn)題。為穩(wěn)定控制裝置快速

電子設(shè)計(jì)自動(dòng)化
2018-05-30

測(cè)量?jī)x 交流電 FPGA
基于FPGA與DDS的信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)

目前，大多通信設(shè)備都是針對(duì)某一種或少量幾種固定的通信體制、信號(hào)調(diào)制樣式以及信號(hào)特征參數(shù)，例如GSM移動(dòng)通信信號(hào)只有GMSK一種調(diào)制樣式，其調(diào)制速率為22.8 Kbit/s，因此這類通信設(shè)備中的數(shù)字信號(hào)激勵(lì)器或數(shù)字波形形

電子設(shè)計(jì)自動(dòng)化
2018-05-30

信號(hào)源 dds FPGA
基于SoPC的FPGA集成嵌入式系統(tǒng)設(shè)計(jì)

可編程片上系統(tǒng)( SoPC)是在可編程邏輯器件的基礎(chǔ)上發(fā)展起來(lái)的一種靈活、高效的嵌入式系統(tǒng)設(shè)計(jì)解決方案,系統(tǒng)設(shè)計(jì)者可以從傳統(tǒng)的板級(jí)系統(tǒng)設(shè)計(jì)轉(zhuǎn)換到芯片級(jí)系統(tǒng)設(shè)計(jì),將系統(tǒng)設(shè)計(jì)

嵌入式硬件
2018-05-30

電路設(shè)計(jì) sopc 嵌入式系統(tǒng) FPGA
基于FPGA 和PCI 的高精度測(cè)速板卡的設(shè)計(jì)與實(shí)現(xiàn)

摘要: 經(jīng)典的碼盤(pán)數(shù)字測(cè)速方法有M 法、T 法、M/ T 法，但都有一定的不足。為了克服原有方法的不足，設(shè)計(jì)并實(shí)現(xiàn)了一種在較大速度范圍都有良好精度和良好快速性的測(cè)速方法。電路采用FPGA 實(shí)現(xiàn)，測(cè)速得到的數(shù)據(jù)通過(guò)PC

電子設(shè)計(jì)自動(dòng)化
2018-05-30

測(cè)速板卡 FPGA
基于FPGA的嵌入式視覺(jué)的應(yīng)用

什么樣的積極創(chuàng)新可以幫助您設(shè)計(jì)出這樣一個(gè)系統(tǒng)——它能夠提醒用戶有兒童在游泳池中溺水，或是有入侵者試圖闖入住宅或者辦公場(chǎng)所？這種技術(shù)還能夠提醒駕駛員道路上即將發(fā)生

嵌入式硬件
2018-05-30

嵌入式電路設(shè)計(jì) 視覺(jué) FPGA
基于FPGA的IEEE

隨著IEEE Std 1394-1995技術(shù)的高速發(fā)展，IEEE 1394已經(jīng)成為眾多電子設(shè)備基本的外部接口。然而，要進(jìn)一步擴(kuò)展它的適用領(lǐng)域，就必須克服其接口被限制工作在較短距離以及不適用于較高數(shù)據(jù)傳輸率的缺陷。IEEE Std 1394b

電子設(shè)計(jì)自動(dòng)化
2018-05-30

IEEE FPGA
現(xiàn)代FPGA設(shè)計(jì)的能源優(yōu)化方案

引言減少FPGA的功耗可帶來(lái)許多好處，如提高可靠性、降低冷卻成本、簡(jiǎn)化電源和供電方式、延長(zhǎng)便攜系統(tǒng)的電池壽命等。無(wú)損于性能的低功耗設(shè)計(jì) 既需要有高功率效率的FPGA架構(gòu)，也需要有能駕馭架構(gòu)組件的良好設(shè)計(jì)規(guī)范。

電子設(shè)計(jì)自動(dòng)化
2018-05-30

方案能源 FPGA
基于FPGA的AVS的環(huán)路濾波器的實(shí)現(xiàn)

精彩無(wú)限，盡在維庫(kù)技術(shù)資料www.dzsc.com/data 摘要：AVS 視頻標(biāo)準(zhǔn)中，自適應(yīng)環(huán)路器在實(shí)現(xiàn)時(shí)存在許多條件運(yùn)算（如濾波強(qiáng)度的計(jì)算、邊界閾值和跳轉(zhuǎn)等的計(jì)算）及其對(duì)于數(shù)據(jù)的訪問(wèn)比較繁瑣，使得濾波器的算法復(fù)雜度很高

電子設(shè)計(jì)自動(dòng)化
2018-05-30

濾波器環(huán)路 FPGA
基于FPGA LPM多功能信號(hào)發(fā)生器設(shè)計(jì)

摘要：以FPGA 芯片為載體，通過(guò)QuartusII 的LPM_ROM 模塊和VHDL 語(yǔ)言為核心設(shè)計(jì)一個(gè)多功能信號(hào)發(fā)生器，根據(jù)輸入信號(hào)的選擇可以輸出遞增鋸齒波、遞減鋸齒波、三角波、階梯波和方波等5 種信號(hào)，通過(guò)QuartusII 軟件進(jìn)

電子設(shè)計(jì)自動(dòng)化
2018-05-30

多功能信號(hào)發(fā)生器 FPGA
基于FPGA的電子設(shè)計(jì)競(jìng)賽電路板的設(shè)計(jì)與實(shí)現(xiàn)

摘要：介紹了一種基于FPGA 的電子設(shè)計(jì)競(jìng)賽電路板，該電路板由美國(guó)Altera 公司的Cyclone 系列FPGA EP1C6、單片機(jī)、高速A/ D 轉(zhuǎn)換器和D/ A 轉(zhuǎn)換器等芯片組成，另外，還預(yù)留了一定的擴(kuò)展I/ O 接口，根據(jù)設(shè)計(jì)需要可

電子設(shè)計(jì)自動(dòng)化
2018-05-30

電路板電子設(shè)計(jì) FPGA
基于FPGA的真隨機(jī)數(shù)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)

摘要：設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA的真隨機(jī)數(shù)發(fā)生器，利用一對(duì)振蕩環(huán)路之間的相位漂移和抖動(dòng)以及亞穩(wěn)態(tài)作為隨機(jī)源，使用線性反饋移位寄存器的輸出與原始序列運(yùn)算作為后續(xù)處理。在Xilinx Virtex-5平臺(tái)的測(cè)試實(shí)驗(yàn)中，探討

電子設(shè)計(jì)自動(dòng)化
2018-05-30

發(fā)生器隨機(jī)數(shù) FPGA
基于FPGA設(shè)計(jì)跨時(shí)鐘域的同步策略

1 引言基于FPGA的數(shù)字系統(tǒng)設(shè)計(jì)中大都推薦采用同步時(shí)序的設(shè)計(jì)，也就是單時(shí)鐘系統(tǒng)。但是實(shí)際的工程中，純粹單時(shí)鐘系統(tǒng)設(shè)計(jì)的情況很少，特別是設(shè)計(jì)模塊與外圍芯片的通信中，跨時(shí)鐘域的情況經(jīng)常不可避免。如果對(duì)跨時(shí)鐘域

電子設(shè)計(jì)自動(dòng)化
2018-05-30

策略時(shí)鐘 FPGA
采用FPGA解決DSP設(shè)計(jì)難題

DSP對(duì)電子系統(tǒng)設(shè)計(jì)來(lái)說(shuō)非常重要，因?yàn)樗軌蜓杆俚販y(cè)量、過(guò)濾或壓縮即時(shí)的模擬信號(hào)。這樣有助于實(shí)現(xiàn)數(shù)字世界和真實(shí)（模擬）世界的通信。但隨著電子系統(tǒng)進(jìn)一步精細(xì)化，需要處理多種模擬信號(hào)源，迫使工程師不得不做出艱

電子設(shè)計(jì)自動(dòng)化
2018-05-30

DSP 難題 FPGA

首頁(yè) 上一頁(yè) 89 90 91 92 93 94 95 96 97 98 下一頁(yè) 尾頁(yè)

dog_xin
jasontu
hjl2832
火焰舞者
happde
happde
wcg13537439710
fanguang2003
劍圣灬哥
lixiangyu808
MinMinMin
htjxianjian
GB20
天命風(fēng)流
小小Lotous
m564522634
SerenityPjb
HDIY
yangsong901123
lghtjpu

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

FPGA可重復(fù)配置和測(cè)試系統(tǒng)的實(shí)現(xiàn)

基于FPGA的二進(jìn)制轉(zhuǎn)十進(jìn)制

一種基于FPGA的自適應(yīng)譜線增強(qiáng)系統(tǒng)的設(shè)計(jì)

基于Linux平臺(tái)的FPGA驅(qū)動(dòng)開(kāi)發(fā)

FPGA 設(shè)計(jì)當(dāng)中的功耗問(wèn)題

FPGA 時(shí)序收斂

采用FPGA實(shí)現(xiàn) DisplayPort

基于FPGA的交流電測(cè)量?jī)x的設(shè)計(jì)

基于FPGA與DDS的信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)

基于SoPC的FPGA集成嵌入式系統(tǒng)設(shè)計(jì)

基于FPGA 和PCI 的高精度測(cè)速板卡的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的嵌入式視覺(jué)的應(yīng)用

基于FPGA的IEEE

現(xiàn)代FPGA設(shè)計(jì)的能源優(yōu)化方案

基于FPGA的AVS的環(huán)路濾波器的實(shí)現(xiàn)

基于FPGA LPM多功能信號(hào)發(fā)生器設(shè)計(jì)

基于FPGA的電子設(shè)計(jì)競(jìng)賽電路板的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的真隨機(jī)數(shù)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA設(shè)計(jì)跨時(shí)鐘域的同步策略

采用FPGA解決DSP設(shè)計(jì)難題

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(441人)

熱門活動(dòng)

課程視頻