FPGA

關(guān)注336人關(guān)注

我要報(bào)錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

OPB總線仲裁器的RTL設(shè)計(jì)與FPGA實(shí)現(xiàn)

摘要：本文詳細(xì)介紹了OPB總線仲裁器的信號和仲裁機(jī)理。在QuartusII8.0平臺上,分別用固定優(yōu)先級算法和LRU算法,用硬件描述語言(verilog HDL)對OPB總線仲裁器進(jìn)行了RTL硬件建模。并用FPGA進(jìn)行實(shí)現(xiàn),并比較了仿真結(jié)果和綜

電子設(shè)計(jì)自動化
2018-06-04

FPGA 總線 opb
基于FPGA 的ATM SAR 及其接口設(shè)計(jì)與實(shí)現(xiàn)

摘要：本文針對AAL5業(yè)務(wù),采用FPGA實(shí)現(xiàn)了AAL層中SAR子層功能和ATM層功能,向下提供UTOPIA主接口與物理層從接口連接,向上提供并行總線與ARM處理器連接,即在通用微處理器的環(huán)境中實(shí)現(xiàn)ATM接口。本文的研究成果不僅在提高產(chǎn)

電子設(shè)計(jì)自動化
2018-06-04

atm 接口 FPGA
基于FPGA 的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

摘要：結(jié)合高速FPGA的特點(diǎn), 設(shè)計(jì)了一套數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)以FPGA作為采集系統(tǒng)的核心, 應(yīng)用FPGA的內(nèi)部邏輯實(shí)現(xiàn)時序控制,對數(shù)據(jù)進(jìn)行采集、顯示,并將處理后的結(jié)果通過USB口傳輸?shù)缴衔粰C(jī)。該系統(tǒng)具有電路結(jié)構(gòu)簡單、功耗

電子設(shè)計(jì)自動化
2018-06-04

數(shù)據(jù) 采集系統(tǒng) FPGA
基于FPGA 的模糊PID控制器的研究

摘要：提出了一種基于VHDL描述、FPGA 實(shí)現(xiàn)的模糊自整定PID控制器設(shè)計(jì)方法。首先,借助Matlab系統(tǒng)仿真工具,優(yōu)化得出模糊PID參數(shù)的模糊推理規(guī)則和控制器算法結(jié)構(gòu)。然后,進(jìn)行控制器的VHDL分層設(shè)計(jì)。最后,在一個具體的FPG

電子設(shè)計(jì)自動化
2018-06-04

控制器模糊 FPGA
基于FPGA 的三相正弦DDS 的設(shè)計(jì)與實(shí)現(xiàn)

摘要：利用FPGA芯片及D/A轉(zhuǎn)換器,采用直接數(shù)字頻率合成(DDS)技術(shù),設(shè)計(jì)并實(shí)現(xiàn)了相位、頻率可控的三相正弦信號發(fā)生器。正弦調(diào)制波的產(chǎn)生采用查表法,僅將1/4周期的正弦波數(shù)據(jù)存入ROM中,減少了系統(tǒng)的硬件開銷。經(jīng)過仿真和

電子設(shè)計(jì)自動化
2018-06-04

dds 正弦 FPGA
基于FPGA 的超高速數(shù)據(jù)采集與處理系統(tǒng)

摘要：介紹了一種基于FPGA的超高速數(shù)據(jù)采集與處理系統(tǒng),給出了系統(tǒng)實(shí)現(xiàn)的方案,并詳細(xì)闡述了各硬件電路的具體構(gòu)成。對系統(tǒng)軟件功能做了簡要介紹,并利用嵌入式邏輯分析儀對該超高速數(shù)據(jù)采集系統(tǒng)進(jìn)行了測試,驗(yàn)證了采樣結(jié)

電子設(shè)計(jì)自動化
2018-06-04

系統(tǒng) 數(shù)據(jù)采集 FPGA
基于FPGA的正碼速調(diào)整的設(shè)計(jì)與實(shí)現(xiàn)

摘要：本文提出了基于FPGA正碼速調(diào)整的設(shè)計(jì)方案，采用格雷碼對地址編碼的異步FIFO設(shè)計(jì)，并利用MAXPLUSⅡ進(jìn)行編譯和仿真。結(jié)果表明，設(shè)計(jì)方法切實(shí)可行。 1 引言在時分制數(shù)字通信系統(tǒng)中，為了擴(kuò)大傳輸容量和提高傳輸效

電子設(shè)計(jì)自動化
2018-06-04

正碼速 FPGA
基于FPGA實(shí)現(xiàn)變采樣率FIR濾波器的研究

摘要：數(shù)字信號憑借其在傳輸、存儲和計(jì)算上的便捷性,正在得到越來越廣泛的應(yīng)用。在現(xiàn)代數(shù)字系統(tǒng)中往往會存在多種采樣頻率,這就需要改變采樣頻率,進(jìn)行頻率轉(zhuǎn)換。本文主要介紹利用現(xiàn)場可編程邏輯器件(FPGA)實(shí)現(xiàn)變采樣率

電子設(shè)計(jì)自動化
2018-06-04

濾波器采樣率 FPGA
基于FPGA的PC／104

0 引言 PC／104嵌入式控制PC出現(xiàn)于20世紀(jì)80年代末，并于1992年形成IEEEP966．1標(biāo)準(zhǔn)。它一方面繼承了PC的所有資源，另一方面又對PC的各個方面做了優(yōu)化設(shè)計(jì)，使其與IBM PC完全兼容，并具有體積小，功耗低，工作溫度寬

電子設(shè)計(jì)自動化
2018-06-04

pc FPGA
H.264中二進(jìn)制化編碼器的FPGA實(shí)現(xiàn)

1 引言隨著數(shù)字電視及視頻會議的發(fā)展以及應(yīng)用，H．264由于其更高的壓縮比、更好的圖像質(zhì)量和良好的網(wǎng)絡(luò)適應(yīng)性而備受關(guān)注。基于上下文的自適應(yīng)二進(jìn)制算術(shù)編碼(CABAC)則作為H．264編碼器系統(tǒng)的最后一環(huán)，對整個編碼性

電子設(shè)計(jì)自動化
2018-06-04

編碼器 FPGA
一種基于FPGA的Viterbi譯碼器優(yōu)化算法

1 引言由于卷積碼優(yōu)良的性能，被廣泛應(yīng)用于深空通信、衛(wèi)星通信和2G、3G移動通信中。卷積碼有三種譯碼方法：門限譯碼、概率譯碼和Viterbi算法，其中Viterbi算法是一種基于網(wǎng)格圖的最大似然譯碼算法，是卷積碼的最佳

電子設(shè)計(jì)自動化
2018-06-04

算法譯碼器 FPGA
下一代FPGA有望實(shí)現(xiàn)突破性優(yōu)勢

本白皮書介紹為什么電信帶寬和基礎(chǔ)設(shè)施促進(jìn)了FPGA功能的增強(qiáng)，以及ASIC和ASSP面臨的商業(yè)挑戰(zhàn)，可編程邏輯器件(PLD)定制方法是怎樣支持FPGA功能的跨越式發(fā)展。本文還簡要介紹

嵌入式硬件
2018-06-01

嵌入式處理器優(yōu)勢突破性 FPGA
結(jié)合FPGA與結(jié)構(gòu)化ASIC進(jìn)行設(shè)計(jì)

由于結(jié)構(gòu)化ASIC具有單位成本低、功耗低、性能高和轉(zhuǎn)換快(fast turnaound)等特點(diǎn)，越來越多的先進(jìn)系統(tǒng)設(shè)計(jì)工程師正在考慮予以采用。在結(jié)構(gòu)化ASIC中，像通用邏輯門、存儲器、

嵌入式硬件
2018-06-01

asic 嵌入式處理器結(jié)構(gòu)化 FPGA
天啦魯，這十余款創(chuàng)客設(shè)計(jì)居然由FPGA搞定

關(guān)注2：如何能用好FPGA？這個問題和FPGA開發(fā)難度相關(guān)。一般我們會認(rèn)為創(chuàng)客可能缺乏軟硬件基礎(chǔ)，做相關(guān)開發(fā)會有難度。但沒想到，對這個顧慮，湯立人先生反倒給出出人意料的答

嵌入式硬件
2018-06-01

嵌入式處理器十余天啦魯 FPGA
為FPGA軟處理器選擇操作系統(tǒng)

在本文中，我們研究了選擇嵌入式操作系統(tǒng)的各種方案，并且針對嵌入式和實(shí)時操作系統(tǒng)，討論一些選擇標(biāo)準(zhǔn)，并強(qiáng)調(diào)由可編程邏輯解決方案引入的設(shè)計(jì)折衷。闡述了一個典型實(shí)例，這里我們以在萊迪思半導(dǎo)體公司的FPGA 上運(yùn)行

電子設(shè)計(jì)自動化
2018-06-01

操作系統(tǒng) 處理器 FPGA
基于FPGA的線陣CCD驅(qū)動時序及模擬信號處理的設(shè)計(jì)

1 引言電荷耦合器CCD具有尺寸小、精度高、功耗低、壽命長、測量精度高等優(yōu)點(diǎn)，在圖像傳感和非接觸測量領(lǐng)域得到了廣泛應(yīng)用。由于CCD芯片的轉(zhuǎn)換效率、信噪比等光電特性只有在合適的時序驅(qū)動下才能達(dá)到器件工藝設(shè)計(jì)所要

電子設(shè)計(jì)自動化
2018-06-01

時序信號處理 FPGA
基于FPGA的AGWN信號生成器設(shè)計(jì)

在通信系統(tǒng)中分析計(jì)算系統(tǒng)抗噪聲性能時，經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過分析AGWN的性質(zhì)，采用自頂向下的設(shè)計(jì)思路，將AGWN信號分成若干模塊，最終使用Verilog硬件描述語言，完成了通信系統(tǒng)中

電子設(shè)計(jì)自動化
2018-06-01

信號生成器 FPGA
FPGA中SPI復(fù)用配置的編程方法

SPI(Serial Peripheral Interface，串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上只占用4根線，不僅節(jié)約了芯片的引腳，同時在PCB的布局上還節(jié)省空間。正是出于這種簡單、易用的特性，現(xiàn)在越

電子設(shè)計(jì)自動化
2018-06-01

方法復(fù)用 FPGA
FPGA的時鐘頻率同步設(shè)計(jì)

引言網(wǎng)絡(luò)化運(yùn)動控制是未來運(yùn)動控制的發(fā)展趨勢，隨著高速加工技術(shù)的發(fā)展，對網(wǎng)絡(luò)節(jié)點(diǎn)間的時間同步精度提出了更高的要求。如造紙機(jī)械，運(yùn)行速度為1 500～1 800m／min，同步運(yùn)行的電機(jī)之間1μs的時間同步誤差將造成30

電子設(shè)計(jì)自動化
2018-06-01

頻率時鐘 FPGA
FPGA單芯片四核二乘二取二的安全系統(tǒng)

引言二乘二取二系統(tǒng)的兩套計(jì)算機(jī)系統(tǒng)各有兩個CPU，并且所有結(jié)構(gòu)和配件完全相同。兩套系統(tǒng)之間采取雙機(jī)熱備份，大幅提高了系統(tǒng)可靠性，在一些領(lǐng)域得到了廣泛應(yīng)用?；诙硕《蒎e結(jié)構(gòu)的計(jì)算機(jī)聯(lián)鎖系統(tǒng)在國外已有

電子設(shè)計(jì)自動化
2018-06-01

系統(tǒng) 芯片 FPGA

首頁上一頁 85 86 87 88 89 90 91 92 93 94 下一頁尾頁

一路向北lm
zhangmangui
mark0668
xxz21ic
zhengjianping02
zwm2011
2Q19
shaodeli12
qwwc
abh2019
lxpin
cgd
fjsfsxwz
ccqccqccq
WMIII
ygmdyq77777
13543016677
davidzhu210
xiayy
thurmann

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

OPB總線仲裁器的RTL設(shè)計(jì)與FPGA實(shí)現(xiàn)

基于FPGA 的ATM SAR 及其接口設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA 的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

基于FPGA 的模糊PID控制器的研究

基于FPGA 的三相正弦DDS 的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA 的超高速數(shù)據(jù)采集與處理系統(tǒng)

基于FPGA的正碼速調(diào)整的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA實(shí)現(xiàn)變采樣率FIR濾波器的研究

基于FPGA的PC／104

H.264中二進(jìn)制化編碼器的FPGA實(shí)現(xiàn)

一種基于FPGA的Viterbi譯碼器優(yōu)化算法

下一代FPGA有望實(shí)現(xiàn)突破性優(yōu)勢

結(jié)合FPGA與結(jié)構(gòu)化ASIC進(jìn)行設(shè)計(jì)

天啦魯，這十余款創(chuàng)客設(shè)計(jì)居然由FPGA搞定

為FPGA軟處理器選擇操作系統(tǒng)

基于FPGA的線陣CCD驅(qū)動時序及模擬信號處理的設(shè)計(jì)

基于FPGA的AGWN信號生成器設(shè)計(jì)

FPGA中SPI復(fù)用配置的編程方法

FPGA的時鐘頻率同步設(shè)計(jì)

FPGA單芯片四核二乘二取二的安全系統(tǒng)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(336人)

熱門活動

課程視頻