FPGA
-
如何用C語言描述AES256加密算法最高效？
高級加密標準 (AES) 已經(jīng)成為很多應(yīng)用（諸如嵌入式系統(tǒng)中的應(yīng)用等）中日漸流行的密碼規(guī)范。
-
主流FPGA簡介
多個平臺中的每一個都針對特定的應(yīng)用領(lǐng)域進行了優(yōu)化，將系統(tǒng)成本降到了最低。 (1) Spartan-3A平臺：針對I/O進行了優(yōu)化。 針對那些I/O數(shù)和性能比邏輯密度更重要的應(yīng)用，特別適用于橋接、差分信號和存儲器接口這些需要
-
非易失性FPGA
非易失陛安全FPGA實現(xiàn)最高系統(tǒng)集成，Spartan-3AN平臺針對要求非易矢性系統(tǒng)集成、安全性或大型用戶Flash的應(yīng)用. (1) SRAM FPGA和Flash技術(shù)突破性的強強結(jié)合。 (2) 無與倫比的Flash可靠性,加上此前只自SRAM FPGA才具備
-
數(shù)字信號處理FPGA Spartan
針對要求集成DSPMAC和擴展存儲器的應(yīng)用. (1)具備多達53 K個邏輯單元和強大的片上存儲器，可支持高密度設(shè)計。 (2)使用成本優(yōu)化的集成DSP48A Slice，不到30美元即可實現(xiàn)超過20 GMACS的DSP性能。 (3)要求低成本FPGA設(shè)計
-
全球速度最快的FPGA
日前，Achronix 半導(dǎo)體公司宣布全球速度最快的 FPGA 現(xiàn)已開始供貨。Speedster 系列的首款產(chǎn)品為 SPD60，該產(chǎn)品系列的速度可達 1.5 GHz，性能比現(xiàn)有 FPGA 提高了 3 倍。 參加 Achronix 早期試用合作的客戶已經(jīng)利用 S
-
FPGA未來發(fā)展道路如何走？
多種趨勢正在將FPGA推向兩條截然不同的發(fā)展道路。
-
一文讀懂嵌入式FPGA
嵌入式FPGA(eFPGA)是指將一個或多個FPGA以IP的形式嵌入ASIC，ASSP或SoC等芯片中?！ Q句話說，eFPGA是一種數(shù)字可重構(gòu)結(jié)構(gòu)，由可編程互連中的可編程邏輯組成，通常表現(xiàn)為
-
DDS的FPGA實現(xiàn)設(shè)計
根據(jù)圖1，并假定相位控制字為0，這時DDS的核心部分相位累加器的FPGA的設(shè)計可分為如下幾個模塊：相位累加器SUM99、相位寄存器REG1、正弦查找表ROM和輸出數(shù)據(jù)寄存器REG2，其內(nèi)部組成框圖如圖 2所示。圖中，輸入信號有時
-
FPGA與多核CPU使嵌入式設(shè)計更靈活
隨著嵌入式器件在過去數(shù)十年來的爆炸性成長，使得硬件組件及軟件工具都有顯著的改善。雖然有著這種成長與創(chuàng)新，但傳統(tǒng)嵌入式系統(tǒng)的設(shè)計方法卻少有進步，并逐漸變成一種障礙。有鑒于新標準與協(xié)議的快速
-
如何為 FPGA 供電尋找最佳解決方案
為 FPGA 應(yīng)用設(shè)計優(yōu)秀電源管理解決方案不是一項簡單的任務(wù)，相關(guān)的技術(shù)討論有很多很多。今天小編要為大家分享的內(nèi)容『FPGA 的電源管理』主要有兩個目的——
-
FPGA數(shù)據(jù)采集電路仿真圖
圖1 是FPGA數(shù)據(jù)采集電路VHDL程序設(shè)計仿真圖。請讀者自己對照程序進行仿真分析。 圖1 FPGA數(shù)據(jù)采集電路仿真圖 歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）來源:ks991次
-
FPGA的VHDL源程序
歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）來源:ks990次
-
基于ARM和FPGA的CSMA／CA的MAC協(xié)議設(shè)計與實現(xiàn)
引言 基于CSMA／CA的MAC協(xié)議的優(yōu)勢在于其簡單和健壯性，適用于分布式網(wǎng)絡(luò)，每個節(jié)點無需維持和動態(tài)更新周圍相鄰節(jié)點的狀態(tài)信息，可以獨自決定何時接入信道，只要上層有數(shù)據(jù)需要傳輸，MAC層就會對信道
-
基于FPGA的160路數(shù)據(jù)采集系統(tǒng)設(shè)計應(yīng)用
1 引言 隨著科學(xué)技術(shù)和國民經(jīng)濟的發(fā)展，電能需求量日益增加，對電能質(zhì)量的要求也越來越高。這對電能質(zhì)量的監(jiān)測提出了挑戰(zhàn)。電能質(zhì)量的監(jiān)測往往需要多通道數(shù)據(jù)采集，但因其覆蓋面積大，周期性強，采集數(shù)據(jù)量大，因此對
-
關(guān)于多路同步串口的FPGA傳輸實現(xiàn)
隨著集成電路技術(shù)的發(fā)展，F(xiàn)PGA和DSP以及ARM以其體積小、速度快、功耗低、設(shè)計靈活、利于系統(tǒng)集成、擴展升級等優(yōu)點，被廣泛地應(yīng)用于高速數(shù)字信號傳輸及數(shù)據(jù)處理，以DSP+FPGA+ARM的架構(gòu)組成滿足實時性要求的高速數(shù)字處
-
基于FPGA的高帶寬存儲接口設(shè)計
導(dǎo)讀：本文詳細地分析了Altera公司Cyclone V FPGA器件的硬核存儲控制器底層架構(gòu)和外部接口，并在此基礎(chǔ)上對Controller和PHY進行了功能仿真。仿真結(jié)果表明硬核存儲控制器和P
-
Cadence推出創(chuàng)新的FPGA
Cadence設(shè)計系統(tǒng)公司推出了一款創(chuàng)新的、可擴展的協(xié)同設(shè)計解決方案，用于印制電路板（PCB）系統(tǒng)的FPGA設(shè)計。Cadence OrCAD和 Allegro FPGA System Planner系統(tǒng)可縮減當今復(fù)雜的FPGAs協(xié)同設(shè)計的時間——那些具有大量引
-
關(guān)于FPGA學(xué)習(xí)的幾個問題
作者：李秋鳳，華清遠見嵌入式培訓(xùn)中心FPGA講師 如何學(xué)好FPGA呢，很多人很困惑，多數(shù)停留在基礎(chǔ)位置徘徊，我就這方面問題給大家談幾點自己的看法。 1.基礎(chǔ)問題 FPGA的基礎(chǔ)就是數(shù)字電路和HDL語言，想學(xué)好FPGA的人，建
-
基于FPGA的SOPC的幾個概念
作者：李秋鳳，華清遠見嵌入式學(xué)院講師。 1、SOC(System On Chip) a)：片上系統(tǒng)，單片上集成系統(tǒng)級、多元化的大功能模塊，構(gòu)成一個能夠處理各種信息的集成系統(tǒng) b)：集成了許多功能模塊的微處理器核的單芯片電路系統(tǒng)。
-
ACTEL FPGA在便攜式系統(tǒng)中的應(yīng)用分析
在上世紀最后的十年里，重復(fù)可編程邏輯器件大放異彩，在通信行也得到了廣泛的應(yīng)用，這一時期FPGA 競爭基本上集中在容量，性能， IO 標準方面。而在便攜應(yīng)用方面因為FPGA 的高昂的價格，驚人的功耗基本上很少應(yīng)用。 然
