FPGA
-
可編程邏輯器件改變數(shù)字系統(tǒng)設(shè)計(jì)方法
0 引 言可編程邏輯器件PLD(Programmable Logic De-vice)是一種數(shù)字電路，它可以由用戶來進(jìn)行編程和進(jìn)行配置，利用它可以解決不同的邏輯設(shè)計(jì)問題。PLD由基本邏輯門電路、觸發(fā)
-
一種基于FPGA的準(zhǔn)單輸入調(diào)變序列生成器設(shè)計(jì)
1.引言 隨著集成電路復(fù)雜度越來越高，測試開銷在電路和系統(tǒng)總開銷中所占的比例不斷上升，測試方法的研究顯得非常突出。目前在測試源的劃分上可以采用內(nèi)建自測試或片外測試。內(nèi)建自測試把測試源和被測電路都集成在
-
多時(shí)鐘域數(shù)據(jù)傳遞的FPGA實(shí)現(xiàn)
隨著EDA技術(shù)的發(fā)展，由于其在電子系統(tǒng)設(shè)計(jì)領(lǐng)域中的明顯優(yōu)勢，F(xiàn)PGA已經(jīng)在許多方面得到了廣泛應(yīng)用，特別是在無線通信領(lǐng)域，F(xiàn)PGA以其極強(qiáng)的實(shí)時(shí)性，指令軟件編程的極大靈活性贏得了巨大的市場。本文采用FPGA來設(shè)計(jì)一款廣
-
FPGA器件選型研究
1 引 言 現(xiàn)場可編程門陣列FPGA有集成度高、體積小、靈活可重配置、實(shí)驗(yàn)風(fēng)險(xiǎn)小等優(yōu)點(diǎn)，在復(fù)雜數(shù)字系統(tǒng)中得到了越來越廣泛的應(yīng)用。隨著FPGA技術(shù)的成熟和不斷飛速發(fā)展，數(shù)字電路的設(shè)計(jì)只需一片F(xiàn)PGA器件、一些存儲設(shè)備和
-
在選用FPGA進(jìn)行設(shè)計(jì)時(shí)如何降低功耗
如今，各種規(guī)范和標(biāo)準(zhǔn)都對系統(tǒng)的整體功耗提出了越來越嚴(yán)格的要求，以至于系統(tǒng)設(shè)計(jì)師面臨越來越艱巨的挑戰(zhàn)。 傳統(tǒng)意義上，ASIC和CPLD是低功耗競爭中當(dāng)仁不讓的贏家。但是由于相對成本較高，且用戶對高端性能和額外邏輯
-
FPGA設(shè)計(jì)層次分析
FPGA設(shè)計(jì)包括描述層次及描述領(lǐng)域兩方面內(nèi)容。通常設(shè)計(jì)描述分為6個(gè)抽象層次，從高到低依次為：系統(tǒng)層、算法層、寄存器傳輸層、邏輯層、電路層和版圖層。對每一層又分別有三種不同領(lǐng)域的描述：行為域描述、結(jié)構(gòu)域描述和
-
FPGA的ARINC429總線接口卡設(shè)計(jì)
引言ARINC429總線廣泛應(yīng)用于商務(wù)運(yùn)輸航空領(lǐng)域，如空中客車A310/A320、A330/A340飛機(jī)，波音公司727、737、747、757和767飛機(jī)，麥道公司MD-11飛機(jī)等。它采用異步雙極性歸零碼進(jìn)行數(shù)據(jù)的編碼，并通過雙絞線傳輸，具有很
-
基于FPGA的數(shù)據(jù)無阻塞交換設(shè)計(jì)
隨著FPGA和大規(guī)模集成電路的發(fā)展，數(shù)據(jù)交換的實(shí)現(xiàn)有了新的方法。在該設(shè)計(jì)中，F(xiàn)PGA完成串口數(shù)據(jù)信號(TXD、RXD)的交換，專用的時(shí)隙交換芯片完成串口握手線(RTS、CTS、DTR、DSR、DCD、RI)的交換。內(nèi)部有硬件沖突監(jiān)測功能
-
一款嵌入式數(shù)字存儲示波器設(shè)計(jì)方案
本文描述的數(shù)字存儲示波卡是一種基于DSP的雙通道數(shù)字存儲示波器。該示波器采用的是TI公司的TMS320F2812芯片，它具有高速的數(shù)字信號處理能力和濾波功能以及實(shí)時(shí)、大容量波形存儲、快速的信號處理等特性。并且本數(shù)字存儲示波器具有便攜、操作簡單、精確度高、采樣速率大等優(yōu)點(diǎn)。
-
SPB嵌入式音頻處理系統(tǒng)設(shè)計(jì)
FPGA嵌入式設(shè)計(jì)中，常通過軟件編程的方式來訪問或者控制某些外圍設(shè)備。電路設(shè)計(jì)軟件Altium Designer的軟件平臺構(gòu)建器（SPB）是一個(gè)包含了用于創(chuàng)建復(fù)雜軟件系統(tǒng)所需的所有驅(qū)動(dòng)和服務(wù)程序的軟件構(gòu)架。SPB中的軟件IP模塊可以屏蔽底層細(xì)節(jié)，為FPGA嵌入式設(shè)計(jì)的快速開發(fā)提供便利，提高研發(fā)效率。
-
簡述嵌入式邏輯分析儀在FPGA測試中的應(yīng)用
邏輯分析儀是利用時(shí)鐘從測試設(shè)備上采集和顯示數(shù)字信號的儀器，最主要作用在于時(shí)序判定。由于邏輯分析儀不像示波器那樣有許多電壓等級，通常只顯示兩個(gè)電壓（邏輯1和0），因此設(shè)定了參考電壓后，邏輯分析儀將被測信號通過比較器進(jìn)行判定，高于參考電壓者為High，低于參考電壓者為Low，在High與Low之間形成數(shù)字波形。
-
基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設(shè)計(jì)
1 引言 在目前的廣播電視系統(tǒng)中ASI接口是使用非常廣泛的一種接口形式，該接口隨同SPI一起被歐洲電信標(biāo)準(zhǔn)化協(xié)會（ETSI）制訂，以使不同廠家生產(chǎn)的MPEG2單元可以方便地進(jìn)行互聯(lián)。本設(shè)計(jì)方案以FPGA為核心器件，制作出了
-
基于MicroBlaze的嵌入式串口服務(wù)器的設(shè)計(jì)實(shí)現(xiàn)，提供軟硬件架構(gòu)、原理
本作品將要實(shí)現(xiàn)一個(gè)串口服務(wù)器，它有2個(gè)串口，每個(gè)串口可以連接一個(gè)需要服務(wù)的對象，比如門禁，消防，火警，馬達(dá)，燈光，空氣等各樣需要監(jiān)測的終端。為了便于實(shí)現(xiàn)和演示，我們采用的監(jiān)測終端為燈光，微型電機(jī)，溫度和紅外開關(guān)。將這些數(shù)據(jù)通過終端微控制器（單片機(jī)等）采集后通過RS232傳送給串口服務(wù)器轉(zhuǎn)換為IP數(shù)據(jù)包，通過以太網(wǎng)發(fā)送到網(wǎng)絡(luò)上。
-
基于LVDS的高速圖像數(shù)據(jù)存儲器的設(shè)計(jì)與實(shí)現(xiàn)
本文所設(shè)計(jì)的數(shù)據(jù)存儲器能夠?qū)崿F(xiàn)高速圖像數(shù)據(jù)的實(shí)時(shí)存儲及轉(zhuǎn)發(fā)，碼率可達(dá)40 Mbyte/s，具有高寫入帶寬和工作穩(wěn)定、可靠的特點(diǎn)。本設(shè)計(jì)已在相關(guān)項(xiàng)目中得到應(yīng)用，工作性能良好，具有一定的參考價(jià)值。
-
FPGA底層編輯器概述
盡管ISE 10.x設(shè)計(jì)工具提供了功能強(qiáng)大的智能化綜合及實(shí)現(xiàn)等模塊，但在對邏輯進(jìn)行高級設(shè)計(jì)的過程中仍然需要采用手動(dòng)布局布線的方式才能達(dá)到?jīng)]計(jì)要求。FPGA Editor 工具為設(shè)計(jì)者提供豐富的FPGA底層編輯功能，主要體現(xiàn)在
-
使用FPGA底層編輯器一
在Place ＆ Route布局布線流程中雙擊【View／Edit Routed Design（FPGA Editor）】選項(xiàng)，出現(xiàn)圖1所示的界面。在布局布線流程中運(yùn)行底層編輯器與映射（Map）流程中執(zhí)行的結(jié)果是有區(qū)別的，其中包含所有布線的詳細(xì)信息。
-
使用FPGA底層編輯器二
在執(zhí)行這些操作前，一定要先保存.NCD和NCF文件。因?yàn)槿魏蔚讓泳庉嬈鞯牟僮鞫紩薷倪@些文件，一旦修改有誤，將無法恢復(fù)原始設(shè)計(jì)，造成不必要的損失。 ■移動(dòng)邏輯資源；在底層編輯器中可以將一個(gè)邏輯單元（塊）中的任
-
保證嵌入式系統(tǒng)程序完整性的技術(shù)設(shè)計(jì)方案
本項(xiàng)目目的在于，基于目前現(xiàn)有的嵌入式部件的安全功能（Spartan-3A的Device DNA和中興TCM芯片），提供一個(gè)保證嵌入式系統(tǒng)程序完整性的設(shè)計(jì)方案。于此同時(shí)，參照可信計(jì)算規(guī)范標(biāo)準(zhǔn)，為嵌入式系統(tǒng)打造一個(gè)可信根，為之后的可信鏈的建立及嵌入式可信平臺的構(gòu)造提供必要的條件
-
嵌入式安全保密模塊的設(shè)計(jì)及在軟件版權(quán)保護(hù)中的應(yīng)用
本項(xiàng)目設(shè)計(jì)方案是基于FPGA的嵌入式安全保密模塊ESMF (Embedded Security Module based on FPGA)，并通過高密計(jì)算返回安全認(rèn)證碼，通過安全認(rèn)證碼與密匙校驗(yàn)，為用戶解決高密數(shù)據(jù)存儲、身份認(rèn)證等很多安全問題，這將為軟件版權(quán)的保護(hù)提供有效的途徑。
-
基于FPGA的數(shù)字量變換器測試系統(tǒng)設(shè)計(jì)
針對數(shù)字量變換器性能參數(shù)的測試工作，以FPGA為控制核心，開展數(shù)字量變換器測試系統(tǒng)的設(shè)計(jì)和研究，并給出系統(tǒng)各模塊的具體設(shè)計(jì)方法；系統(tǒng)通過USB實(shí)現(xiàn)與計(jì)算機(jī)的通信，能夠產(chǎn)生計(jì)算機(jī)字信號及相應(yīng)移
