FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

一種基FPGA和DSP的高性能PCI數(shù)據(jù)采集處理卡設(shè)計(jì)

最近幾年具有乘法器及內(nèi)存塊資源的大容量FPGA以及基于IP核嵌入的FPGA開發(fā)技術(shù)的出現(xiàn)，可以將嵌入式微處理器、專用數(shù)字器件和高速DSP算法以IP核的形式方便的嵌入FPGA，以硬件編程的方法實(shí)現(xiàn)高速信號(hào)處理算法，這種形式的嵌入為高端應(yīng)用領(lǐng)域提供了超高性價(jià)比的解決方案。

嵌入式硬件
2018-07-03

DSP FPGA 嵌入式開發(fā) pci數(shù)據(jù)采集
DSP+FPGA嵌入式多路視頻監(jiān)控系統(tǒng)硬件平臺(tái)

近幾年來(lái)，尤其是911以后，各種場(chǎng)合的視頻監(jiān)控的需求日益旺盛，并且同一場(chǎng)合可能需要同時(shí)監(jiān)控多個(gè)目標(biāo)，這給我們提出了盡可能地降低單路視頻處理成本的要求。用單個(gè)DSP處理器完成盡可能多路的數(shù)字視頻壓縮處理，將無(wú)疑是降低單路視頻監(jiān)控成本的有效方法。幸運(yùn)的是，隨著DSP處理性能的不斷提高，及嵌入式數(shù)字視頻編解碼算法的進(jìn)一步優(yōu)化和日趨完善、成熟，使得單個(gè)DSP完成多達(dá)8路CIF格式的數(shù)字視頻壓縮處理成為可能。本文采用TI公司最新推出的Davinci系列DSP中的一款TMS320DM6437和Xilinx公司的高性能

嵌入式硬件
2018-07-03

Xilinx 數(shù)字視頻 davinci系列 DSP FPGA 嵌入式開發(fā)
DSP HPI口與PC104總線接口的FPGA設(shè)計(jì)

通過(guò)對(duì)TI公司TMS320C5000系列DSP HPI總線和PC104總線時(shí)序的分析，以VHDL語(yǔ)言為工具，使用Altera的FPGA芯片EP1K50，設(shè)計(jì)完成PCI04總線和DSP HPI總線之間的通信接口，并在一款以TMS320VC5409DSP為數(shù)據(jù)采集處理器、研華嵌入式工控主板PCM-5825為系統(tǒng)主板組成的嵌入式數(shù)據(jù)采集系統(tǒng)申得到了運(yùn)用；給出與整個(gè)接口設(shè)計(jì)相關(guān)的VHDL源代碼和在PCM-5825上驗(yàn)證接口設(shè)計(jì)的X86匯編語(yǔ)言程序。

嵌入式硬件
2018-07-03

存儲(chǔ)技術(shù) hpi pc104總線 vhdl源代碼 DSP FPGA
FPGA在未來(lái)車用IC市場(chǎng)中的地位如何？

為了重申其于汽車產(chǎn)業(yè)的長(zhǎng)期投入，以及看好FPGA將在自動(dòng)駕駛車內(nèi)部發(fā)揮重要作用，賽靈思(Xilinx)宣布與戴姆勒(Daimler AG)合作，為未來(lái)的奔馳(Mercedes-Benz)新車款開發(fā)“超高效率AI解決方案”。

電子設(shè)計(jì)自動(dòng)化
2018-07-02

自動(dòng)駕駛激光雷達(dá) 車用ic FPGA
RAM分為簡(jiǎn)單雙口RAM和真雙口RAM

在FPGA設(shè)計(jì)過(guò)程中，使用好雙口RAM，也是提高效率的一種方法。官方將雙口RAM分為簡(jiǎn)單雙口RAM和真雙口RAM。簡(jiǎn)單雙口RAM只有一個(gè)寫端口，一個(gè)讀端口。真雙口RAM分別有兩個(gè)

數(shù)字電源
2018-06-29

電源技術(shù)解析 FPGA
基于高速 FPGA 的 PCB 設(shè)計(jì)技術(shù)

如果高速PCB設(shè)計(jì)能夠像連接原理圖節(jié)點(diǎn)那樣簡(jiǎn)單，以及像在計(jì)算機(jī)顯示器上所看到的那樣優(yōu)美的話，那將是一件多么美好的事情。然而，除非設(shè)計(jì)師初入PCB設(shè)計(jì)，或者是極度的幸運(yùn)，實(shí)際的PCB設(shè)計(jì)通常不像他們所從事的電路設(shè)

電子設(shè)計(jì)自動(dòng)化
2018-06-29

PCB 技術(shù) FPGA
FPGA+DSP導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

隨著同防工業(yè)對(duì)精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號(hào)處理器的功能越來(lái)越復(fù)雜，硬件規(guī)模越來(lái)越大．處理速度也越來(lái)越高．而且產(chǎn)品的更新速度加快，生命周期縮短。實(shí)現(xiàn)功能強(qiáng)、性能指標(biāo)高、抗干擾能力強(qiáng)、工作穩(wěn)定可靠、體積小、功耗低、結(jié)構(gòu)緊湊合理符合彈載要求的導(dǎo)引頭信號(hào)處理器已經(jīng)勢(shì)在必行。過(guò)去單一采用DSP處理器搭建信號(hào)處理器已經(jīng)不能滿足要求．FPGA+DSP的導(dǎo)引頭信號(hào)處理結(jié)構(gòu)成為當(dāng)前以及未來(lái)一段時(shí)間的主流。

嵌入式教程
2018-06-28

信號(hào)處理設(shè)計(jì)教程 DSP FPGA
軟件無(wú)線電設(shè)計(jì)中ASIC、FPGA和DSP的選擇策略

ASIC、FPGA和DSP的應(yīng)用領(lǐng)域呈現(xiàn)相互覆蓋的趨勢(shì)，使設(shè)計(jì)人員必須在軟件無(wú)線電結(jié)構(gòu)設(shè)計(jì)中重新考慮器件選擇策略問(wèn)題。本文從可編程性、集成度、開發(fā)周期、性能和功率五個(gè)方面論述了選擇ASIC、FPGA和DSP的重要準(zhǔn)則。

嵌入式教程
2018-06-28

asic 設(shè)計(jì)教程 DSP FPGA
基于FPGA的泥漿電參數(shù)測(cè)量系統(tǒng)設(shè)計(jì)

引言我國(guó)地緣遼闊，擁有豐富的自然資源。其中,石油是我國(guó)工業(yè)的血液，是支撐我國(guó)經(jīng)濟(jì)快速發(fā)展重要能源，關(guān)系到國(guó)家能源安全、社會(huì)穩(wěn)定[1]。然而在石油開采過(guò)程中充滿著各種挑戰(zhàn)，為了實(shí)時(shí)掌握鉆頭部位

測(cè)試測(cè)量
2018-06-28

測(cè)量系統(tǒng) 泥漿電參數(shù) FPGA
基于DSP的USB口數(shù)據(jù)采集分析系統(tǒng)設(shè)計(jì)

隨著DSP芯片功能越來(lái)越強(qiáng),速度越來(lái)越快,性價(jià)比的不斷提高以及開發(fā)工具的日趨完善,廣泛用于通信、雷達(dá)、聲納、遙感、生物醫(yī)學(xué)、機(jī)器人、控制、精密機(jī)械、語(yǔ)音和圖像處理等領(lǐng)域。作為計(jì)算機(jī)接口之一的USB（Universal Serial Bus）口具有勢(shì)插拔、速度快（包括低、中、高模式）和外設(shè)容量大（理論上可掛接127個(gè)設(shè)備）的特性,使其成為PC機(jī)的外圍設(shè)備擴(kuò)展中應(yīng)用日益廣泛的接口標(biāo)準(zhǔn)。本文設(shè)計(jì)并實(shí)現(xiàn)了基于DSP的USB口數(shù)據(jù)采集分析系統(tǒng),該系統(tǒng)的DSP負(fù)責(zé)數(shù)據(jù)的采集和運(yùn)算處理,處理結(jié)果通過(guò)USB口送計(jì)算機(jī)顯示

嵌入式教程
2018-06-27

設(shè)計(jì)教程 usb口數(shù)據(jù)采集系統(tǒng) DSP FPGA
關(guān)于嵌入式FPGA的內(nèi)容詳解

嵌入式FPGA(eFPGA)是指將一個(gè)或多個(gè)FPGA以IP的形式嵌入ASIC，ASSP或SoC等芯片中。換句話說(shuō)，eFPGA是一種數(shù)字可重構(gòu)結(jié)構(gòu)，由可編程互連中的可編程邏輯組成，通常表現(xiàn)為矩形陣

數(shù)字電源
2018-06-27

嵌入式電源技術(shù)解析 FPGA
關(guān)于FPGA的功耗評(píng)估需要知道些什么

項(xiàng)目設(shè)計(jì)初期會(huì)選型，工程師根據(jù)資源、IO、硬核、IP等選擇對(duì)應(yīng)型號(hào)的FPGA。功耗部分Xilinx提供了XPE表格(Xilinx powerEsTImator)，這個(gè)XPE支持zynq、目前也有各個(gè)系列的器件

數(shù)字電源
2018-06-27

電源技術(shù)解析 FPGA
基于TMS320DM642的CCD圖像采集系統(tǒng)設(shè)計(jì)

本文提出了一種實(shí)時(shí)圖像采集和處理系統(tǒng)的設(shè)計(jì)方法，該系統(tǒng)以TMS320DM642為核心，結(jié)合視頻解碼芯片SAA7115H和OSD FPGA構(gòu)成實(shí)時(shí)圖像采集和處理系統(tǒng)電路。

嵌入式教程
2018-06-27

tms320dm642 圖象采集設(shè)計(jì)教程 FPGA
FPGA的VRLA蓄電池測(cè)試系統(tǒng)設(shè)計(jì)

1、引言　　閥控式鉛酸蓄電池（VRLA）在實(shí)際使用中會(huì)出現(xiàn)電池殼變形、電解液滲漏、容量不足、電池端電壓不均勻等現(xiàn)象，實(shí)踐證明，整組電池的容量是以狀況最差的那塊電池的容量值為準(zhǔn)，而不是以平均值

測(cè)試測(cè)量
2018-06-27

測(cè)試系統(tǒng) vrla蓄電池 FPGA
基于FPGA的AD7862接口電路設(shè)計(jì)

針對(duì)在自動(dòng)控制系統(tǒng)設(shè)計(jì)領(lǐng)域和通信領(lǐng)域中有著廣泛運(yùn)用的AD7862芯片，介紹了一種基于FPGA的驅(qū)動(dòng)接口電路的設(shè)計(jì)。闡述了 AD7862的特點(diǎn)及基本功能，以及基于這些功能特點(diǎn)的驅(qū)動(dòng)時(shí)序，并以此時(shí)序?yàn)榛A(chǔ)在FPGA芯片中實(shí)現(xiàn)了AD7862的驅(qū)動(dòng)電路。給出了主要的VHDL 代碼以及最終的仿真測(cè)試結(jié)果，實(shí)現(xiàn)了對(duì)AD7862芯片的穩(wěn)定可靠驅(qū)動(dòng)，同時(shí)也驗(yàn)證了所設(shè)計(jì)驅(qū)動(dòng)電路的正確性。

嵌入式硬件
2018-06-27

存儲(chǔ)技術(shù) 接口電路 vhdl語(yǔ)言 ad7862芯片 FPGA
如何快速啟動(dòng)嵌入式系統(tǒng)開發(fā)

雖然FPGA的傳統(tǒng)用戶是硬件設(shè)計(jì)者，但是賽靈思的新型嵌入式設(shè)計(jì)平臺(tái)，使得軟件開發(fā)人員也能夠在熟悉的環(huán)境中輕松編程，包括Eclipse IDE、編譯器、調(diào)試器、操作系統(tǒng)和庫(kù)。編程可以利用uC/OS-II之類的RTOS 甚至全嵌入式Linux在裸金屬級(jí)完成。

嵌入式硬件
2018-06-27

賽靈思嵌入式系統(tǒng) FPGA 嵌入式開發(fā)
FPGA系統(tǒng)中三種方式減少亞穩(wěn)態(tài)的產(chǎn)生

在FPGA系統(tǒng)中，如果數(shù)據(jù)傳輸中不滿足觸發(fā)器的Tsu和Th不滿足，或者復(fù)位過(guò)程中復(fù)位信號(hào)的釋放相對(duì)于有效時(shí)鐘沿的恢復(fù)時(shí)間(recovery TIme)不滿足，就可能產(chǎn)生亞穩(wěn)態(tài)，此時(shí)觸發(fā)器輸出端Q在有效時(shí)鐘沿之后比較長(zhǎng)的一段時(shí)間處于不確定的狀態(tài)，在這段時(shí)間里Q端在0和1之間處于振蕩狀態(tài)，而不是等于數(shù)據(jù)輸入端D的值。這段時(shí)間稱為決斷時(shí)間(resoluTIon TIme)。經(jīng)過(guò)resoluTIon time之后Q端將穩(wěn)定到0或1上，但是穩(wěn)定到0或者1，是隨機(jī)的，與輸入沒有必然的關(guān)系。

嵌入式硬件
2018-06-27

數(shù)據(jù)傳輸觸發(fā)器 FPGA 嵌入式開發(fā)
基于DSP Builder數(shù)字信號(hào)處理器的FPGA設(shè)計(jì)

以往基于FPGA的數(shù)字信號(hào)處理系統(tǒng)的模型及算法采用VHDL或VerilogHDL等硬件描述語(yǔ)言描述。但這些硬件描述語(yǔ)言往往比較復(fù)雜，而采用Altera公司推出的專門針對(duì)數(shù)字信號(hào)處理器設(shè)計(jì)工具DSP BuildIer則可大大簡(jiǎn)化設(shè)計(jì)過(guò)程，提高設(shè)計(jì)效率。

嵌入式硬件
2018-06-27

設(shè)計(jì) 嵌入式處理器 builder DSP FPGA
具有多個(gè)電壓軌的FPGA和DSP電源設(shè)計(jì)實(shí)例

大多數(shù)電子產(chǎn)品由于包含一個(gè)或多個(gè)FPGA或DSP數(shù)字處理芯片而需要提供多個(gè)電源軌。在為這些數(shù)字IC供電時(shí)，有多種方案可以選擇，也有許多潛在的陷阱需要避免。在“具有多個(gè)電壓軌的FPGA和DSP應(yīng)用的電源設(shè)計(jì)方法”一文中，作者提出了多電壓軌FPGA和DSP應(yīng)用的電源解決方案，討論了功率預(yù)算和排序選擇等在系統(tǒng)水平所關(guān)注的問(wèn)題。本文將著重討論如何在各種類型的點(diǎn)到負(fù)載點(diǎn)(POL)直流/直流轉(zhuǎn)換器之間做出選擇，并討論如何設(shè)計(jì)這些轉(zhuǎn)換器才能滿足直流精度以及啟動(dòng)和暫態(tài)要求。

嵌入式硬件
2018-06-26

電源設(shè)計(jì) 電壓軌 DSP FPGA 嵌入式開發(fā)
FPGA工程師應(yīng)如何挑選ADC和DAC

將具有信號(hào)處理功能的FPGA與現(xiàn)實(shí)世界相連接，需要使用模數(shù)轉(zhuǎn)換器(ADC)或數(shù)模轉(zhuǎn)換器(DAC) 一旦執(zhí)行特定任務(wù)，F(xiàn)PGA系統(tǒng)必須與現(xiàn)實(shí)世界相連接，而所有工程師都知道現(xiàn)實(shí)世界是

數(shù)字電源
2018-06-26

dac adc 電源技術(shù)解析采樣頻率 FPGA

首頁(yè) 上一頁(yè) 78 79 80 81 82 83 84 85 86 87 下一頁(yè) 尾頁(yè)

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

一種基FPGA和DSP的高性能PCI數(shù)據(jù)采集處理卡設(shè)計(jì)

DSP+FPGA嵌入式多路視頻監(jiān)控系統(tǒng)硬件平臺(tái)

DSP HPI口與PC104總線接口的FPGA設(shè)計(jì)

FPGA在未來(lái)車用IC市場(chǎng)中的地位如何？

RAM分為簡(jiǎn)單雙口RAM和真雙口RAM

基于高速 FPGA 的 PCB 設(shè)計(jì)技術(shù)

FPGA+DSP導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

軟件無(wú)線電設(shè)計(jì)中ASIC、FPGA和DSP的選擇策略

基于FPGA的泥漿電參數(shù)測(cè)量系統(tǒng)設(shè)計(jì)

基于DSP的USB口數(shù)據(jù)采集分析系統(tǒng)設(shè)計(jì)

關(guān)于嵌入式FPGA的內(nèi)容詳解

關(guān)于FPGA的功耗評(píng)估需要知道些什么

基于TMS320DM642的CCD圖像采集系統(tǒng)設(shè)計(jì)

FPGA的VRLA蓄電池測(cè)試系統(tǒng)設(shè)計(jì)

基于FPGA的AD7862接口電路設(shè)計(jì)

如何快速啟動(dòng)嵌入式系統(tǒng)開發(fā)

FPGA系統(tǒng)中三種方式減少亞穩(wěn)態(tài)的產(chǎn)生

基于DSP Builder數(shù)字信號(hào)處理器的FPGA設(shè)計(jì)

具有多個(gè)電壓軌的FPGA和DSP電源設(shè)計(jì)實(shí)例

FPGA工程師應(yīng)如何挑選ADC和DAC

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻