基于FPGA與ARM的遙測(cè)數(shù)據(jù)網(wǎng)絡(luò)化采集[圖]

軟件無線電的功率：一種針對(duì)功率設(shè)計(jì)SDR的整體方法

傳統(tǒng)上，降低軟件無線電(SDR)硬件的功耗一直是我們工作的重點(diǎn)，但是，顯而易見軟件也有重要影響，因此，需要一種降低SDR功耗的整體設(shè)計(jì)方法。一種能發(fā)揮SDR功能的測(cè)試床能幫我們解決這個(gè)問題。

基于FPGA+DDS的信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)

7種LED點(diǎn)陣顯示屏及其控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

LED點(diǎn)陣顯示屏是集微電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理技術(shù)于一體的大型顯示屏系統(tǒng)。它以其色彩鮮艷，動(dòng)態(tài)范圍廣，亮度高，壽命長(zhǎng)，工作穩(wěn)定可靠等優(yōu)點(diǎn)而成為眾多顯示媒體以及

DSP和FPGA的電視觀瞄系統(tǒng)設(shè)計(jì)

FPGA的基準(zhǔn)時(shí)鐘為來自DSP輸出的32MHz時(shí)鐘，經(jīng)過片內(nèi)數(shù)字時(shí)鐘網(wǎng)絡(luò)(PLL)，可以得到系統(tǒng)所需要的多種時(shí)鐘。圖文混合主要是控制觀瞄系統(tǒng)顯示屏的顯示內(nèi)容與相應(yīng)的位置。利用EP2S30F484的內(nèi)部RAM配置了許多獨(dú)立的小RAM塊，DSP根據(jù)不同的控制命令向這些RAM塊寫入不同的顯示內(nèi)容。FPGA再根據(jù)顯示位置的分布，以記數(shù)的方式在屏幕上控制顯示內(nèi)容輸出，達(dá)到圖文混合。

基于FPGA與RS422的MⅢ總線轉(zhuǎn)換板設(shè)計(jì)

Avnet Spartan-6 FPGA馬達(dá)控制開發(fā)方案(AES－FMC－MC1－G)

最新FPGA的DSP性能介紹

“今天，F(xiàn)PGA越來越多地應(yīng)用在多種DSP中。我們預(yù)計(jì)這一趨勢(shì)在未來幾年會(huì)更加明顯。”美國調(diào)查機(jī)構(gòu)Berkeley設(shè)計(jì)技術(shù)公司做了上述預(yù)測(cè)。以Xilinx和Altera為主的兩大FPGA廠商多年前就涉足了DSP應(yīng)用領(lǐng)域，近一、兩年，隨著3G通信、視頻成像等領(lǐng)域的發(fā)展，F(xiàn)PGA for DSP(FPGA的DSP)再次成為了熱點(diǎn)。

基于USB2.0與FPGA技術(shù)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

為何大家都自研AI芯片？做芯片有那么容易嗎

從云知聲、出門問問發(fā)布的時(shí)間表看，芯片從設(shè)計(jì)到量產(chǎn)都只有3年多時(shí)間，這與“一個(gè)芯片產(chǎn)業(yè)需要幾十年技術(shù)沉淀”的普遍印象相差甚遠(yuǎn)。但實(shí)際上，芯片有很多種，生產(chǎn)方式與定義也都有所不同。

OFDM同步算法的FPGA實(shí)現(xiàn)

手機(jī)語音識(shí)別應(yīng)用中DSP的選擇策略

3G手機(jī)的數(shù)據(jù)速率將高達(dá)2Mbps，因而能支持包括數(shù)據(jù)服務(wù)和互聯(lián)網(wǎng)連接在內(nèi)的各種多媒體應(yīng)用，相對(duì)2G產(chǎn)品而言，其主要特點(diǎn)是屏幕更大、鍵盤更小。為了解決用小鍵盤進(jìn)行撥號(hào)和單詞輸入的難題，利用自動(dòng)語音識(shí)別(ASR)功能完成語音撥號(hào)將成為3G手機(jī)的新特點(diǎn)。本文介紹高性能低成本、低功耗DSP芯片在下一代無鍵盤手機(jī)應(yīng)用中的選擇策略。

基于FPGA的快速并行FFT及其在空間太陽望遠(yuǎn)鏡圖像鎖定系統(tǒng)中的應(yīng)用

在空間太陽望遠(yuǎn)鏡的在軌高速數(shù)據(jù)處理中，運(yùn)算時(shí)間是影響系統(tǒng)性能的重要環(huán)節(jié)之一。利用FPGA豐富的邏輯單元實(shí)現(xiàn)快速傅里葉變換（FFT），解決 了在軌實(shí)時(shí)大數(shù)據(jù)量圖像處理與航天級(jí)DSP運(yùn)算速度不足之間的矛盾；利用溢出監(jiān)測(cè)移位結(jié)構(gòu)解決了定點(diǎn)運(yùn)算的動(dòng)態(tài)范圍問題。經(jīng)過實(shí)驗(yàn)驗(yàn)證，各項(xiàng)指標(biāo)均達(dá)到了設(shè)計(jì)要求。

ALTERA FPGA在微處理器系統(tǒng)中的在應(yīng)用配置

ALTERA公司SRAM工藝可編程器件應(yīng)用廣泛，專用配置器件比較昂貴。在具有微處理器的系統(tǒng)中，使用微處理器系統(tǒng)的存儲(chǔ)器來存儲(chǔ)配置數(shù)據(jù)，并通過微處理器配置FPGA，這種方法幾乎不增加成本。微處理器根據(jù)不同的程序應(yīng)用，采用不同的配置數(shù)據(jù)對(duì)FPGA進(jìn)行配置，使FPGA實(shí)現(xiàn)與該應(yīng)用有關(guān)的特定功能。詳細(xì)介紹了微處理器系統(tǒng)中連接簡(jiǎn)單的被動(dòng)串行配置方法和被動(dòng)并行異步配置方法。

FPGA和DSP明幫暗戰(zhàn)，爭(zhēng)奪20億美元高性能信號(hào)處理市場(chǎng)

經(jīng)過20多年的努力后，在工藝技術(shù)進(jìn)步和市場(chǎng)需求的推動(dòng)下，“大器晚成”的FPGA終于從外圍邏輯應(yīng)用進(jìn)入到信號(hào)處理系統(tǒng)核心。在多個(gè)應(yīng)用場(chǎng)合擊敗ASIC后，現(xiàn)在FPGA廠商又開始將目光瞄向了一向是親密戰(zhàn)友的DSP陣營。

基于賽靈思FPGA的數(shù)字頻域干擾抵消器

DSP+FPGA在高速高精運(yùn)動(dòng)控制器中的應(yīng)用

數(shù)字信號(hào)處理器具有高效的數(shù)值運(yùn)算能力,并能提供良好的開發(fā)環(huán)境，而可編程邏輯器件具有高度靈活的可配置性。本文描述了通過采用TMS320C32浮點(diǎn)DSP和可編程邏輯器件（FPGA）的組合運(yùn)用來構(gòu)成高速高精運(yùn)動(dòng)控制器， 該系統(tǒng)通過B樣條插值算法對(duì)運(yùn)動(dòng)曲線進(jìn)行平滑處理以及運(yùn)用離散PID算法對(duì)運(yùn)動(dòng)過程加以控制。

基于FPGA和DSP的高速瞬態(tài)信號(hào)檢測(cè)系統(tǒng)

目前國內(nèi)急需一種能夠?qū)﹄娀鸸て返陌l(fā)火過程進(jìn)行實(shí)時(shí)無損耗監(jiān)測(cè)的方法和手段，并根據(jù)監(jiān)測(cè)結(jié)果對(duì)火工品的可靠性進(jìn)行準(zhǔn)確的判決和認(rèn)證，解決科研和生產(chǎn)過程中的具體問題。本系統(tǒng)采用感應(yīng)式線圈作為非接觸式啟爆電流的啟爆裝置，并采用高速A/D、FPGA、DSP等先進(jìn)的集成電路實(shí)現(xiàn)了電火工品的無損耗檢測(cè)。其主要目的是：第一，解決電火工品可靠性試驗(yàn)中微秒級(jí)瞬態(tài)信號(hào)的檢測(cè)、處理和存儲(chǔ)技術(shù);第二，為可靠性試驗(yàn)提供一種在線的無損耗實(shí)時(shí)檢測(cè)系統(tǒng)，以便對(duì)電火工品的發(fā)火全過程進(jìn)行監(jiān)測(cè);第三，為電火工品的發(fā)火可靠性認(rèn)證和評(píng)估提供真實(shí)的評(píng)價(jià)依

FPGA為傳統(tǒng)DSP應(yīng)用提供靈活的可重配置解決方案

信號(hào)處理是連接現(xiàn)實(shí)世界和數(shù)字運(yùn)算世界的橋梁。隨著用數(shù)字信號(hào)處理實(shí)現(xiàn)的算法變得日益復(fù)雜，對(duì)這些算法的性能要求呈指數(shù)上升。針對(duì)成本敏感的大批量設(shè)備，比如蜂窩電話、機(jī)頂盒和電腦圖形卡等，這一要求正在大力推動(dòng)非常特殊的特殊應(yīng)用標(biāo)準(zhǔn)產(chǎn)品(ASSP)的開發(fā)。然而對(duì)許多其它設(shè)備來說，實(shí)現(xiàn)高性能數(shù)字信號(hào)處理的唯一選擇是通用數(shù)字信號(hào)處理器(DSP)以及最新的現(xiàn)場(chǎng)可編程門陣列(FPGA)。

基于FPGA的DDFS與DDWS兩種實(shí)現(xiàn)方式