RS編譯碼的一種硬件解決方案

提出了基于歐氏算法和頻譜分析相結(jié)合的RS碼硬件編譯碼方法；利用FPGA芯片實(shí)現(xiàn)了GF（2 8）上最高速率為50Mbps、最大延時(shí)為640ns的流式譯碼方案，滿(mǎn)足了高速率的RS編譯碼需求。

基于FPGA的實(shí)時(shí)聲源定位

實(shí)現(xiàn)多端口1Gbps 和10Gbps TCP/iSCSI 協(xié)議處理任務(wù)卸載解決方案

Virtex-5 LXT 平臺(tái)為創(chuàng)建占位空間更小的系統(tǒng)級(jí)多端口1Gbps 和10Gbps TCP卸載引擎 (TOE) 奠定基礎(chǔ)

ESL綜合解決方案提高DSP的設(shè)計(jì)效率，推動(dòng)ASICS與FPGA器件發(fā)展

電子產(chǎn)品中數(shù)字信號(hào)處理(DSP)芯片的使用率正急劇增加?，F(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)可支持?jǐn)?shù)百萬(wàn)個(gè)門(mén)，并以DSP為中心，這種特性使其性能比標(biāo)準(zhǔn)的DSP芯片有了大幅提升。此外，F(xiàn)PGA還可進(jìn)行中小型批量生產(chǎn)，能支持非常強(qiáng)大的原型設(shè)計(jì)與驗(yàn)證技術(shù)，以實(shí)現(xiàn)DSP算法的實(shí)時(shí)仿真。但為FPGA和ASIC創(chuàng)建可移植性算法IP也面臨著諸多挑戰(zhàn)與要求。

用FPGA替代DSP實(shí)現(xiàn)實(shí)時(shí)視頻處理

隨著數(shù)字融合的進(jìn)一步發(fā)展，系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)需要更大的靈活性，以解決將完全不同的標(biāo)準(zhǔn)和要求集成為同類(lèi)產(chǎn)品時(shí)引發(fā)的諸多問(wèn)題。本文介紹FPGA在視頻處理中的應(yīng)用，與ASSP和芯片組解決方案相比，F(xiàn)PGA可根據(jù)當(dāng)前(中國(guó))設(shè)計(jì)工程師的實(shí)際需求提供不同層次的靈活性，并保持明顯優(yōu)于傳統(tǒng)DSP的性能。

基于FPGA雷達(dá)成像方位脈沖壓縮系統(tǒng)

數(shù)字圖像水印的FPGA實(shí)現(xiàn)步驟

1 背景知識(shí)日常生活中我們經(jīng)常見(jiàn)到數(shù)字圖像水印的存在。例如圖1所示。數(shù)字圖像水印在日常生活中也起到非常重要的作用。它們以各種方法來(lái)保護(hù)所有者的權(quán)益，包括：版權(quán)識(shí)別;

基于FPGA的并行DSP芯片實(shí)時(shí)圖像編碼平臺(tái)

圖像壓縮技術(shù)在現(xiàn)代生活中的地位越來(lái)越重要，隨著現(xiàn)在的DSP處理數(shù)據(jù)速度的提高，對(duì)傳統(tǒng)的圖像壓縮而言，單片DSP即可達(dá)到很好的效果。但由于信息量的增長(zhǎng)，尤其是高清晰度等概念的提出，系統(tǒng)的處理數(shù)據(jù)能力也需要提高，尤其是要求實(shí)時(shí)圖像壓縮編碼時(shí)，單片DSP無(wú)法勝任這樣的工作，即使是專(zhuān)用芯片也無(wú)法達(dá)到相應(yīng)的要求。近十年來(lái)DSP技術(shù)飛速發(fā)展，在DSP主頻得到重大突破的同時(shí)，其并行技術(shù)和外部通信技術(shù)也得到了很大的提高。現(xiàn)在各大DSP 廠(chǎng)商所生產(chǎn)的DSP都在數(shù)據(jù)級(jí)和指令級(jí)上實(shí)現(xiàn)了不同的并行技術(shù)，如TI公司的TMS320

“萬(wàn)能芯片”FPGA在深度學(xué)習(xí)領(lǐng)域的用法

人工智能的風(fēng)潮從技術(shù)一路蔓延到硬件，讓“芯片”成為今年行業(yè)里盛極一時(shí)的主題。人們關(guān)注通用芯片領(lǐng)域里CPU和GPU不斷刷新的基準(zhǔn)(benchmark)，更對(duì)專(zhuān)用芯片(ASIC

一種基FPGA和DSP的高性能PCI數(shù)據(jù)采集處理卡設(shè)計(jì)

最近幾年具有乘法器及內(nèi)存塊資源的大容量FPGA以及基于IP核嵌入的FPGA開(kāi)發(fā)技術(shù)的出現(xiàn)，可以將嵌入式微處理器、專(zhuān)用數(shù)字器件和高速DSP算法以IP核的形式方便的嵌入FPGA，以硬件編程的方法實(shí)現(xiàn)高速信號(hào)處理算法，這種形式的嵌入為高端應(yīng)用領(lǐng)域提供了超高性?xún)r(jià)比的解決方案。

DSP+FPGA嵌入式多路視頻監(jiān)控系統(tǒng)硬件平臺(tái)

近幾年來(lái)，尤其是911以后，各種場(chǎng)合的視頻監(jiān)控的需求日益旺盛，并且同一場(chǎng)合可能需要同時(shí)監(jiān)控多個(gè)目標(biāo)，這給我們提出了盡可能地降低單路視頻處理成本的要求。用單個(gè)DSP處理器完成盡可能多路的數(shù)字視頻壓縮處理，將無(wú)疑是降低單路視頻監(jiān)控成本的有效方法。幸運(yùn)的是，隨著DSP處理性能的不斷提高，及嵌入式數(shù)字視頻編解碼算法的進(jìn)一步優(yōu)化和日趨完善、成熟，使得單個(gè)DSP完成多達(dá)8路CIF格式的數(shù)字視頻壓縮處理成為可能。本文采用TI公司最新推出的Davinci系列DSP中的一款TMS320DM6437和Xilinx公司的高性能

DSP HPI口與PC104總線(xiàn)接口的FPGA設(shè)計(jì)

通過(guò)對(duì)TI公司TMS320C5000系列DSP HPI總線(xiàn)和PC104總線(xiàn)時(shí)序的分析，以VHDL語(yǔ)言為工具，使用Altera的FPGA芯片EP1K50，設(shè)計(jì)完成PCI04總線(xiàn)和DSP HPI總線(xiàn)之間的通信接口，并在一款以TMS320VC5409DSP為數(shù)據(jù)采集處理器、研華嵌入式工控主板PCM-5825為系統(tǒng)主板組成的嵌入式數(shù)據(jù)采集系統(tǒng)申得到了運(yùn)用；給出與整個(gè)接口設(shè)計(jì)相關(guān)的VHDL源代碼和在PCM-5825上驗(yàn)證接口設(shè)計(jì)的X86匯編語(yǔ)言程序。

FPGA在未來(lái)車(chē)用IC市場(chǎng)中的地位如何？

為了重申其于汽車(chē)產(chǎn)業(yè)的長(zhǎng)期投入，以及看好FPGA將在自動(dòng)駕駛車(chē)內(nèi)部發(fā)揮重要作用，賽靈思(Xilinx)宣布與戴姆勒(Daimler AG)合作，為未來(lái)的奔馳(Mercedes-Benz)新車(chē)款開(kāi)發(fā)“超高效率AI解決方案”。

RAM分為簡(jiǎn)單雙口RAM和真雙口RAM

在FPGA設(shè)計(jì)過(guò)程中，使用好雙口RAM，也是提高效率的一種方法。官方將雙口RAM分為簡(jiǎn)單雙口RAM和真雙口RAM。 簡(jiǎn)單雙口RAM只有一個(gè)寫(xiě)端口，一個(gè)讀端口。 真雙口RAM分別有兩個(gè)

基于高速 FPGA 的 PCB 設(shè)計(jì)技術(shù)

如果高速PCB設(shè)計(jì)能夠像連接原理圖節(jié)點(diǎn)那樣簡(jiǎn)單，以及像在計(jì)算機(jī)顯示器上所看到的那樣優(yōu)美的話(huà)，那將是一件多么美好的事情。然而，除非設(shè)計(jì)師初入PCB設(shè)計(jì)，或者是極度的幸運(yùn)，實(shí)際的PCB設(shè)計(jì)通常不像他們所從事的電路設(shè)

FPGA+DSP導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

隨著同防工業(yè)對(duì)精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號(hào)處理器的功能越來(lái)越復(fù)雜，硬件規(guī)模越來(lái)越大．處理速度也越來(lái)越高．而且產(chǎn)品的更新速度加快，生命周期縮短。實(shí)現(xiàn)功能強(qiáng)、性能指標(biāo)高、抗干擾能力強(qiáng)、工作穩(wěn)定可靠、體積小、功耗低、結(jié)構(gòu)緊湊合理符合彈載要求的導(dǎo)引頭信號(hào)處理器已經(jīng)勢(shì)在必行。過(guò)去單一采用DSP處理器搭建信號(hào)處理器已經(jīng)不能滿(mǎn)足要求．FPGA+DSP的導(dǎo)引頭信號(hào)處理結(jié)構(gòu)成為當(dāng)前以及未來(lái)一段時(shí)間的主流。

軟件無(wú)線(xiàn)電設(shè)計(jì)中ASIC、FPGA和DSP的選擇策略

ASIC、FPGA和DSP的應(yīng)用領(lǐng)域呈現(xiàn)相互覆蓋的趨勢(shì)，使設(shè)計(jì)人員必須在軟件無(wú)線(xiàn)電結(jié)構(gòu)設(shè)計(jì)中重新考慮器件選擇策略問(wèn)題。本文從可編程性、集成度、開(kāi)發(fā)周期、性能和功率五個(gè)方面論述了選擇ASIC、FPGA和DSP的重要準(zhǔn)則。

基于FPGA的泥漿電參數(shù)測(cè)量系統(tǒng)設(shè)計(jì)

引言 我國(guó)地緣遼闊，擁有豐富的自然資源。其中,石油是我國(guó)工業(yè)的血液，是支撐我國(guó)經(jīng)濟(jì)快速發(fā)展重要能源，關(guān)系到國(guó)家能源安全、社會(huì)穩(wěn)定[1]。然而在石油開(kāi)采過(guò)程中充滿(mǎn)著各種挑戰(zhàn)，為了實(shí)時(shí)掌握鉆頭部位

基于DSP的USB口數(shù)據(jù)采集分析系統(tǒng)設(shè)計(jì)

隨著DSP芯片功能越來(lái)越強(qiáng),速度越來(lái)越快,性?xún)r(jià)比的不斷提高以及開(kāi)發(fā)工具的日趨完善,廣泛用于通信、雷達(dá)、聲納、遙感、生物醫(yī)學(xué)、機(jī)器人、控制、精密機(jī)械、語(yǔ)音和圖像處理等領(lǐng)域。作為計(jì)算機(jī)接口之一的USB（Universal Serial Bus）口具有勢(shì)插拔、速度快（包括低、中、高模式）和外設(shè)容量大（理論上可掛接127個(gè)設(shè)備）的特性,使其成為PC機(jī)的外圍設(shè)備擴(kuò)展中應(yīng)用日益廣泛的接口標(biāo)準(zhǔn)。本文設(shè)計(jì)并實(shí)現(xiàn)了基于DSP的USB口數(shù)據(jù)采集分析系統(tǒng),該系統(tǒng)的DSP負(fù)責(zé)數(shù)據(jù)的采集和運(yùn)算處理,處理結(jié)果通過(guò)USB口送計(jì)算機(jī)顯示

關(guān)于嵌入式FPGA的內(nèi)容詳解

嵌入式FPGA(eFPGA)是指將一個(gè)或多個(gè)FPGA以IP的形式嵌入ASIC，ASSP或SoC等芯片中。換句話(huà)說(shuō)，eFPGA是一種數(shù)字可重構(gòu)結(jié)構(gòu)，由可編程互連中的可編程邏輯組成，通常表現(xiàn)為矩形陣