FPGA
-
SPB嵌入式音頻處理系統(tǒng)設(shè)計
FPGA嵌入式設(shè)計中，常通過軟件編程的方式來訪問或者控制某些外圍設(shè)備。電路設(shè)計軟件Altium Designer的軟件平臺構(gòu)建器（SPB）是一個包含了用于創(chuàng)建復(fù)雜軟件系統(tǒng)所需的所有驅(qū)動和服務(wù)程序的軟件構(gòu)架。SPB中的軟件IP模塊可以屏蔽底層細(xì)節(jié)，為FPGA嵌入式設(shè)計的快速開發(fā)提供便利，提高研發(fā)效率。
-
簡述嵌入式邏輯分析儀在FPGA測試中的應(yīng)用
邏輯分析儀是利用時鐘從測試設(shè)備上采集和顯示數(shù)字信號的儀器，最主要作用在于時序判定。由于邏輯分析儀不像示波器那樣有許多電壓等級，通常只顯示兩個電壓（邏輯1和0），因此設(shè)定了參考電壓后，邏輯分析儀將被測信號通過比較器進行判定，高于參考電壓者為High，低于參考電壓者為Low，在High與Low之間形成數(shù)字波形。
-
基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設(shè)計
1 引言 在目前的廣播電視系統(tǒng)中ASI接口是使用非常廣泛的一種接口形式，該接口隨同SPI一起被歐洲電信標(biāo)準(zhǔn)化協(xié)會（ETSI）制訂，以使不同廠家生產(chǎn)的MPEG2單元可以方便地進行互聯(lián)。本設(shè)計方案以FPGA為核心器件，制作出了
-
基于MicroBlaze的嵌入式串口服務(wù)器的設(shè)計實現(xiàn)，提供軟硬件架構(gòu)、原理
本作品將要實現(xiàn)一個串口服務(wù)器，它有2個串口，每個串口可以連接一個需要服務(wù)的對象，比如門禁，消防，火警，馬達，燈光，空氣等各樣需要監(jiān)測的終端。為了便于實現(xiàn)和演示，我們采用的監(jiān)測終端為燈光，微型電機，溫度和紅外開關(guān)。將這些數(shù)據(jù)通過終端微控制器（單片機等）采集后通過RS232傳送給串口服務(wù)器轉(zhuǎn)換為IP數(shù)據(jù)包，通過以太網(wǎng)發(fā)送到網(wǎng)絡(luò)上。
-
基于LVDS的高速圖像數(shù)據(jù)存儲器的設(shè)計與實現(xiàn)
本文所設(shè)計的數(shù)據(jù)存儲器能夠?qū)崿F(xiàn)高速圖像數(shù)據(jù)的實時存儲及轉(zhuǎn)發(fā)，碼率可達40 Mbyte/s，具有高寫入帶寬和工作穩(wěn)定、可靠的特點。本設(shè)計已在相關(guān)項目中得到應(yīng)用，工作性能良好，具有一定的參考價值。
-
FPGA底層編輯器概述
盡管ISE 10.x設(shè)計工具提供了功能強大的智能化綜合及實現(xiàn)等模塊，但在對邏輯進行高級設(shè)計的過程中仍然需要采用手動布局布線的方式才能達到?jīng)]計要求。FPGA Editor 工具為設(shè)計者提供豐富的FPGA底層編輯功能，主要體現(xiàn)在
-
使用FPGA底層編輯器一
在Place ＆ Route布局布線流程中雙擊【View／Edit Routed Design（FPGA Editor）】選項，出現(xiàn)圖1所示的界面。在布局布線流程中運行底層編輯器與映射（Map）流程中執(zhí)行的結(jié)果是有區(qū)別的，其中包含所有布線的詳細(xì)信息。
-
使用FPGA底層編輯器二
在執(zhí)行這些操作前，一定要先保存.NCD和NCF文件。因為任何底層編輯器的操作都會修改這些文件，一旦修改有誤，將無法恢復(fù)原始設(shè)計，造成不必要的損失。 ■移動邏輯資源；在底層編輯器中可以將一個邏輯單元（塊）中的任
-
保證嵌入式系統(tǒng)程序完整性的技術(shù)設(shè)計方案
本項目目的在于，基于目前現(xiàn)有的嵌入式部件的安全功能（Spartan-3A的Device DNA和中興TCM芯片），提供一個保證嵌入式系統(tǒng)程序完整性的設(shè)計方案。于此同時，參照可信計算規(guī)范標(biāo)準(zhǔn)，為嵌入式系統(tǒng)打造一個可信根，為之后的可信鏈的建立及嵌入式可信平臺的構(gòu)造提供必要的條件
-
嵌入式安全保密模塊的設(shè)計及在軟件版權(quán)保護中的應(yīng)用
本項目設(shè)計方案是基于FPGA的嵌入式安全保密模塊ESMF (Embedded Security Module based on FPGA)，并通過高密計算返回安全認(rèn)證碼，通過安全認(rèn)證碼與密匙校驗，為用戶解決高密數(shù)據(jù)存儲、身份認(rèn)證等很多安全問題，這將為軟件版權(quán)的保護提供有效的途徑。
-
基于FPGA的數(shù)字量變換器測試系統(tǒng)設(shè)計
針對數(shù)字量變換器性能參數(shù)的測試工作，以FPGA為控制核心，開展數(shù)字量變換器測試系統(tǒng)的設(shè)計和研究，并給出系統(tǒng)各模塊的具體設(shè)計方法；系統(tǒng)通過USB實現(xiàn)與計算機的通信，能夠產(chǎn)生計算機字信號及相應(yīng)移
-
基于FPGA內(nèi)部的FIFO設(shè)計
在FPGA設(shè)計中，內(nèi)部的FIFO設(shè)計是 個不可或缺的內(nèi)容，其設(shè)計的質(zhì)師會直接影響FPGA的邏輯容量和時序。在Xilinx中的某些高端器件是內(nèi)置的FIFO控制器，在coregen中可以直接產(chǎn)生這的硬FIFO控制器， 強烈建議能夠使用硬的H
-
FPGA在高精度脈寬測量系統(tǒng)中的應(yīng)用
測量領(lǐng)域以及儀表儀器領(lǐng)域中，對數(shù)字信號的測量主要便是對其信號脈沖寬度進行測量。目前使用最多的方式便是脈沖計數(shù)的方式，即通過高頻時鐘脈沖在待測信號的低電平處或者高電平處進行計數(shù)，然后依照
-
FPGA器件配置模式
只有成功配置可編程邏輯器件FPGA之后，器件才能正常工作。Xilinx FPGA的配置有3種模式，分別為并行(SelectMap)、串行(Serial)和邊界掃描(Boundary Scan)模式。當(dāng)然Virtex-5和Spartan-3E／3A的器件有更多的配置模式，
-
FPGA中增加SPI和BPI配置模式
在Xilinx新一代的FPGA中增加了SPI和BPI配置模式，好處是成本低、設(shè)計者選擇余地大及配置方便等優(yōu)點。例如，Spartan-3E器件支持多種Vendor(生產(chǎn)商)提供的SPI和BPIFlash產(chǎn)品。對于SPI Flash器件可以通過Xilinx的Cable-
-
FPGA器件配置流程
Xilinx的FPGA器件配置流程共有4個階段，每個階段分別執(zhí)行不同的命令和操作。這4個階段分別為配置存儲器清除、初始化、裝入配置數(shù)據(jù)和啟動器件，下面以Spartan-3的加載為例說明這個過程。 (1)配置存儲器清除階段(如圖
-
配置FPGA器件時的常見問題
在配置FPGA器件時的常見問題及其解決方法。 (1)當(dāng)模式改變后，同時需要修改產(chǎn)生位流文件中的配置時鐘的屬性為CCLK或JTAGClock，否則無法配置。 (2)DONE狀態(tài)腳始終為低解決方法：檢查該引腳的負(fù)載是否太重，選擇合適的
-
嵌入式多軸運動控制系統(tǒng)軟硬件實現(xiàn)方案
運動控制技術(shù)是推動新的技術(shù)革命和新的產(chǎn)業(yè)革命的關(guān)鍵技術(shù)，高速、高精度始終是運動控制技術(shù)追求的目標(biāo)。運動控制技術(shù)能夠快速發(fā)展主要得益于計算機、高速數(shù)字處理器（DSP）、自動控制、網(wǎng)絡(luò)技術(shù)的發(fā)展，不僅應(yīng)用于數(shù)控機床、工業(yè)機器人、輕工、紡織、化工、冶金等傳統(tǒng)行業(yè)，還在國防、航空航天等多個領(lǐng)域得到廣泛應(yīng)用。
-
一文讀懂嵌入式FPGA
嵌入式FPGA(eFPGA)是指將一個或多個FPGA以IP的形式嵌入ASIC，ASSP或SoC等芯片中。換句話說，eFPGA是一種數(shù)字可重構(gòu)結(jié)構(gòu)，由可編程互連中的可編程邏輯組成，通常表現(xiàn)為矩形陣列，數(shù)據(jù)輸入和輸出位于邊緣周圍。 eFPGA通常具有數(shù)百或數(shù)千個輸入和輸出，可連接到總線、數(shù)據(jù)路徑、控制路徑、GPIO、PHY或任何需要的器件。
-
經(jīng)典款嵌入式智能小車的設(shè)計技巧，提供硬件選型
傳統(tǒng)智能小車，特別是嵌入式系統(tǒng)，一般都是基于單片機或者ARM的嵌入式系統(tǒng)，基本上都由軟件系統(tǒng)和硬件系統(tǒng)組成的，硬件系統(tǒng)方面，跟傳統(tǒng)的搭建硬件環(huán)境一樣，只能做相對裁剪和功能拓展，但是，本項目的課題是通過xilinx的FPGA開發(fā)板搭建嵌入式的硬件環(huán)境，從最小系統(tǒng)到IP核的添加，都是根據(jù)需要進行拓展的，實現(xiàn)一對一的拓展，不浪費資源，而且基于F
