FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

嵌入式系統(tǒng)中從串配置FPGA的實(shí)現(xiàn)

本文主要論述在ARM嵌入式系統(tǒng)中如何實(shí)現(xiàn)FPGA從串配置的方法，將系統(tǒng)程序及配置數(shù)據(jù)存儲(chǔ)在系統(tǒng)Flash中，利用ARM的通用I/O口產(chǎn)生配置時(shí)序，省去專用的配置PROM。文中ARM微處理器采用samsung公司的ARM7TDMI系列中的S3C4

電子設(shè)計(jì)自動(dòng)化
2018-06-18

FPGA 嵌入式系統(tǒng)
利用FPGA設(shè)計(jì)家用電器

引言電能源的有效使用不但降低了家電的成本，而且保護(hù)了環(huán)境。大部分家電，例如冰箱、洗衣機(jī)、甩干機(jī)、洗碗機(jī)以及空調(diào)等，都是由電機(jī)系統(tǒng)驅(qū)動(dòng)的。這類系統(tǒng)包括電源、電機(jī)、電機(jī)控制電路以及機(jī)械系統(tǒng)。有很多方法可

電子設(shè)計(jì)自動(dòng)化
2018-06-18

FPGA
基于FPGA的核物理實(shí)驗(yàn)定標(biāo)器的設(shè)計(jì)與實(shí)

摘要：介紹使用現(xiàn)代EDA手段設(shè)計(jì)核物理實(shí)驗(yàn)常用儀器——定標(biāo)器的原理和實(shí)現(xiàn)方法。新的定標(biāo)器利用FPGA技術(shù)對系統(tǒng)中大量電路進(jìn)行集成，結(jié)合AT89C51單片機(jī)進(jìn)行控制和處理，并增加數(shù)據(jù)存儲(chǔ)功能和RS232接口，實(shí)現(xiàn)與PC機(jī)通信

電子設(shè)計(jì)自動(dòng)化
2018-06-18

核物理 FPGA
STM32 spi與FPGA的通信

最近在研究SPI總線，至于協(xié)議和硬件描述就不多說了四線包括時(shí)鐘、片選、接收、發(fā)送初始化SP SPI_InitStructure.SPI_Direction = SPI_Direction_2Lines_FullDuplex; //全雙工 SPI_InitStructure.SPI_Mod

單片機(jī)
2018-06-18

通信 spi FPGA
基于FPGA PCI的并行計(jì)算平臺(tái)實(shí)現(xiàn)

當(dāng)前對于各種加密算法．除了有針對性的破解算法，最基本的思想就是窮舉密鑰進(jìn)行匹配，通常稱為暴力破解算法。由于暴力破解算法包含密鑰個(gè)數(shù)較多，遍歷的時(shí)間超過實(shí)際可接受的范圍。如果計(jì)算速度提高到足夠快。這種遍

電子設(shè)計(jì)自動(dòng)化
2018-06-18

PCI 平臺(tái) FPGA
在FPGA中置入可配置的32位處理器增加設(shè)計(jì)靈活度

嵌入式系統(tǒng)與桌面PC結(jié)構(gòu)非常不同，但其底層技術(shù)發(fā)展卻是一樣的，而且遵循著類似發(fā)展趨勢。當(dāng)桌面PC轉(zhuǎn)向64位架構(gòu)來滿足不斷增長的存儲(chǔ)器要求時(shí)，嵌入式系統(tǒng)也由于同樣的原因快速轉(zhuǎn)向32位處理器。桌面/服務(wù)器計(jì)算市場主

電子設(shè)計(jì)自動(dòng)化
2018-06-18

處理器靈活 FPGA
Actel推出可減小軍用FPGA占位面積的封裝

Actel為其現(xiàn)場可編程門陣列(FPGA)推出一種新型封裝形式，它可顯著減小電路板尺寸和重量，可用于空間受限的軍事和航空產(chǎn)品。這種84引腳CQFP(陶瓷方形扁平)封裝已用于Actel的RTSX32SU，而這款反熔絲抗輻射FPGA可在環(huán)境

電子設(shè)計(jì)自動(dòng)化
2018-06-18

ACTEL 面積 FPGA
基于FPGA的ARM并行總線研究與仿真

通過EP2C20Q240 器件和LPC2478 處理器，研究ARM 應(yīng)用系統(tǒng)外部并行總線的工作原理和時(shí)序特性，以及在FPGA 中進(jìn)行雙向總線設(shè)計(jì)的原則，設(shè)計(jì)并實(shí)現(xiàn)了FPGA 并行總線.借助Quartus II 仿真工具，對FPGA 并行總線進(jìn)行了時(shí)序仿真，并用SignalTap II 邏輯分析儀進(jìn)行在線測試，驗(yàn)證設(shè)計(jì)的正確性.

嵌入式硬件
2018-06-15

ARM 存儲(chǔ)技術(shù) lpc2478 ep2c20q240 FPGA
一個(gè)含有JTAG Debug接口模塊的CPU

通常所說的JTAG大致分兩類，一類用于測試芯片的電氣特性，檢測芯片是否有問題;一類用于Debug;一般支持JTAG的CPU內(nèi)都包含了這兩個(gè)模塊。一個(gè)含有JTAG Debug接口模塊的CPU，只

數(shù)字電源
2018-06-15

嵌入式電源技術(shù)解析 FPGA
基于FPGA和ARM的圖像采集傳輸系統(tǒng)

0 引言圖像處理技術(shù)的快速發(fā)展，使得圖像采集處理系統(tǒng)在提高農(nóng)業(yè)生產(chǎn)自動(dòng)化程度中的應(yīng)用越來越廣泛。目前的圖像采集系統(tǒng)有的基于CCD攝像機(jī)、圖像采集卡和計(jì)算機(jī)，有的基于CCD攝像機(jī)、解碼器、FPGA和DSP，而有的基于

電子設(shè)計(jì)自動(dòng)化
2018-06-15

系統(tǒng) 圖像 FPGA
萊迪思發(fā)布針對FPGA優(yōu)化的32位MCU，提供開放源碼

萊迪思半導(dǎo)體公司(Lattice Semiconductor)推出針對FPGA優(yōu)化的32位微處理器(MCU)LatticeMico32。萊迪思正在推出該微處理器核的硬件描述語言(HDL)代碼、由LatticeMico32系統(tǒng)生成的多種外圍元件以及所選擇的工具。它們都

電子設(shè)計(jì)自動(dòng)化
2018-06-15

源碼萊迪思 FPGA
可編程邏輯器件改變數(shù)字系統(tǒng)設(shè)計(jì)方法

0 引言可編程邏輯器件PLD(Programmable Logic De-vice)是一種數(shù)字電路，它可以由用戶來進(jìn)行編程和進(jìn)行配置，利用它可以解決不同的邏輯設(shè)計(jì)問題。PLD由基本邏輯門電路、觸發(fā)

功率器件
2018-06-14

數(shù)字電路電源技術(shù)解析 FPGA
一種基于FPGA的準(zhǔn)單輸入調(diào)變序列生成器設(shè)計(jì)

　1.引言隨著集成電路復(fù)雜度越來越高，測試開銷在電路和系統(tǒng)總開銷中所占的比例不斷上升，測試方法的研究顯得非常突出。目前在測試源的劃分上可以采用內(nèi)建自測試或片外測試。內(nèi)建自測試把測試源和被測電路都集成在

電子設(shè)計(jì)自動(dòng)化
2018-06-14

序列生成器 FPGA
多時(shí)鐘域數(shù)據(jù)傳遞的FPGA實(shí)現(xiàn)

隨著EDA技術(shù)的發(fā)展，由于其在電子系統(tǒng)設(shè)計(jì)領(lǐng)域中的明顯優(yōu)勢，F(xiàn)PGA已經(jīng)在許多方面得到了廣泛應(yīng)用，特別是在無線通信領(lǐng)域，F(xiàn)PGA以其極強(qiáng)的實(shí)時(shí)性，指令軟件編程的極大靈活性贏得了巨大的市場。本文采用FPGA來設(shè)計(jì)一款廣

電子設(shè)計(jì)自動(dòng)化
2018-06-14

數(shù)據(jù) FPGA
FPGA器件選型研究

1 引言現(xiàn)場可編程門陣列FPGA有集成度高、體積小、靈活可重配置、實(shí)驗(yàn)風(fēng)險(xiǎn)小等優(yōu)點(diǎn)，在復(fù)雜數(shù)字系統(tǒng)中得到了越來越廣泛的應(yīng)用。隨著FPGA技術(shù)的成熟和不斷飛速發(fā)展，數(shù)字電路的設(shè)計(jì)只需一片F(xiàn)PGA器件、一些存儲(chǔ)設(shè)備和

電子設(shè)計(jì)自動(dòng)化
2018-06-13

器件 FPGA
在選用FPGA進(jìn)行設(shè)計(jì)時(shí)如何降低功耗

如今，各種規(guī)范和標(biāo)準(zhǔn)都對系統(tǒng)的整體功耗提出了越來越嚴(yán)格的要求，以至于系統(tǒng)設(shè)計(jì)師面臨越來越艱巨的挑戰(zhàn)。傳統(tǒng)意義上，ASIC和CPLD是低功耗競爭中當(dāng)仁不讓的贏家。但是由于相對成本較高，且用戶對高端性能和額外邏輯

電子設(shè)計(jì)自動(dòng)化
2018-06-13

功耗 FPGA
FPGA設(shè)計(jì)層次分析

FPGA設(shè)計(jì)包括描述層次及描述領(lǐng)域兩方面內(nèi)容。通常設(shè)計(jì)描述分為6個(gè)抽象層次，從高到低依次為：系統(tǒng)層、算法層、寄存器傳輸層、邏輯層、電路層和版圖層。對每一層又分別有三種不同領(lǐng)域的描述：行為域描述、結(jié)構(gòu)域描述和

電子設(shè)計(jì)自動(dòng)化
2018-06-13

層次 FPGA
FPGA的ARINC429總線接口卡設(shè)計(jì)

引言ARINC429總線廣泛應(yīng)用于商務(wù)運(yùn)輸航空領(lǐng)域，如空中客車A310/A320、A330/A340飛機(jī)，波音公司727、737、747、757和767飛機(jī)，麥道公司MD-11飛機(jī)等。它采用異步雙極性歸零碼進(jìn)行數(shù)據(jù)的編碼，并通過雙絞線傳輸，具有很

電子設(shè)計(jì)自動(dòng)化
2018-06-13

總線接口卡 FPGA
基于FPGA的數(shù)據(jù)無阻塞交換設(shè)計(jì)

隨著FPGA和大規(guī)模集成電路的發(fā)展，數(shù)據(jù)交換的實(shí)現(xiàn)有了新的方法。在該設(shè)計(jì)中，F(xiàn)PGA完成串口數(shù)據(jù)信號(hào)(TXD、RXD)的交換，專用的時(shí)隙交換芯片完成串口握手線(RTS、CTS、DTR、DSR、DCD、RI)的交換。內(nèi)部有硬件沖突監(jiān)測功能

電子設(shè)計(jì)自動(dòng)化
2018-06-13

數(shù)據(jù) FPGA
一款嵌入式數(shù)字存儲(chǔ)示波器設(shè)計(jì)方案

本文描述的數(shù)字存儲(chǔ)示波卡是一種基于DSP的雙通道數(shù)字存儲(chǔ)示波器。該示波器采用的是TI公司的TMS320F2812芯片，它具有高速的數(shù)字信號(hào)處理能力和濾波功能以及實(shí)時(shí)、大容量波形存儲(chǔ)、快速的信號(hào)處理等特性。并且本數(shù)字存儲(chǔ)示波器具有便攜、操作簡單、精確度高、采樣速率大等優(yōu)點(diǎn)。

嵌入式硬件
2018-06-12

tms320f2812 存儲(chǔ)技術(shù) 數(shù)據(jù)處理數(shù)字存儲(chǔ)示波器 ili9230 FPGA

首頁上一頁 81 82 83 84 85 86 87 88 89 90 下一頁尾頁

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

嵌入式系統(tǒng)中從串配置FPGA的實(shí)現(xiàn)

利用FPGA設(shè)計(jì)家用電器

基于FPGA的核物理實(shí)驗(yàn)定標(biāo)器的設(shè)計(jì)與實(shí)

STM32 spi與FPGA的通信

基于FPGA PCI的并行計(jì)算平臺(tái)實(shí)現(xiàn)

在FPGA中置入可配置的32位處理器增加設(shè)計(jì)靈活度

Actel推出可減小軍用FPGA占位面積的封裝

基于FPGA的ARM并行總線研究與仿真

一個(gè)含有JTAG Debug接口模塊的CPU

基于FPGA和ARM的圖像采集傳輸系統(tǒng)

萊迪思發(fā)布針對FPGA優(yōu)化的32位MCU，提供開放源碼

可編程邏輯器件改變數(shù)字系統(tǒng)設(shè)計(jì)方法

一種基于FPGA的準(zhǔn)單輸入調(diào)變序列生成器設(shè)計(jì)

多時(shí)鐘域數(shù)據(jù)傳遞的FPGA實(shí)現(xiàn)

FPGA器件選型研究

在選用FPGA進(jìn)行設(shè)計(jì)時(shí)如何降低功耗

FPGA設(shè)計(jì)層次分析

FPGA的ARINC429總線接口卡設(shè)計(jì)

基于FPGA的數(shù)據(jù)無阻塞交換設(shè)計(jì)

一款嵌入式數(shù)字存儲(chǔ)示波器設(shè)計(jì)方案

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻