FPGA

關(guān)注441人關(guān)注

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

下一代FPGA有望實(shí)現(xiàn)突破性優(yōu)勢

本白皮書介紹為什么電信帶寬和基礎(chǔ)設(shè)施促進(jìn)了FPGA功能的增強(qiáng)，以及ASIC和ASSP面臨的商業(yè)挑戰(zhàn)，可編程邏輯器件(PLD)定制方法是怎樣支持FPGA功能的跨越式發(fā)展。本文還簡要介紹

嵌入式硬件
2018-06-01

FPGA 優(yōu)勢嵌入式處理器突破性
結(jié)合FPGA與結(jié)構(gòu)化ASIC進(jìn)行設(shè)計(jì)

由于結(jié)構(gòu)化ASIC具有單位成本低、功耗低、性能高和轉(zhuǎn)換快(fast turnaound)等特點(diǎn)，越來越多的先進(jìn)系統(tǒng)設(shè)計(jì)工程師正在考慮予以采用。在結(jié)構(gòu)化ASIC中，像通用邏輯門、存儲器、

嵌入式硬件
2018-06-01

asic 結(jié)構(gòu)化 FPGA 嵌入式處理器
天啦魯，這十余款創(chuàng)客設(shè)計(jì)居然由FPGA搞定

關(guān)注2：如何能用好FPGA？這個(gè)問題和FPGA開發(fā)難度相關(guān)。一般我們會認(rèn)為創(chuàng)客可能缺乏軟硬件基礎(chǔ)，做相關(guān)開發(fā)會有難度。但沒想到，對這個(gè)顧慮，湯立人先生反倒給出出人意料的答

嵌入式硬件
2018-06-01

十余天啦魯 FPGA 嵌入式處理器
為FPGA軟處理器選擇操作系統(tǒng)

在本文中，我們研究了選擇嵌入式操作系統(tǒng)的各種方案，并且針對嵌入式和實(shí)時(shí)操作系統(tǒng)，討論一些選擇標(biāo)準(zhǔn)，并強(qiáng)調(diào)由可編程邏輯解決方案引入的設(shè)計(jì)折衷。闡述了一個(gè)典型實(shí)例，這里我們以在萊迪思半導(dǎo)體公司的FPGA 上運(yùn)行

電子設(shè)計(jì)自動化
2018-06-01

操作系統(tǒng) 處理器 FPGA
基于FPGA的線陣CCD驅(qū)動時(shí)序及模擬信號處理的設(shè)計(jì)

1 引言電荷耦合器CCD具有尺寸小、精度高、功耗低、壽命長、測量精度高等優(yōu)點(diǎn)，在圖像傳感和非接觸測量領(lǐng)域得到了廣泛應(yīng)用。由于CCD芯片的轉(zhuǎn)換效率、信噪比等光電特性只有在合適的時(shí)序驅(qū)動下才能達(dá)到器件工藝設(shè)計(jì)所要

電子設(shè)計(jì)自動化
2018-06-01

時(shí)序信號處理 FPGA
基于FPGA的AGWN信號生成器設(shè)計(jì)

在通信系統(tǒng)中分析計(jì)算系統(tǒng)抗噪聲性能時(shí)，經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過分析AGWN的性質(zhì)，采用自頂向下的設(shè)計(jì)思路，將AGWN信號分成若干模塊，最終使用Verilog硬件描述語言，完成了通信系統(tǒng)中

電子設(shè)計(jì)自動化
2018-06-01

信號生成器 FPGA
FPGA中SPI復(fù)用配置的編程方法

SPI(Serial Peripheral Interface，串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上只占用4根線，不僅節(jié)約了芯片的引腳，同時(shí)在PCB的布局上還節(jié)省空間。正是出于這種簡單、易用的特性，現(xiàn)在越

電子設(shè)計(jì)自動化
2018-06-01

方法復(fù)用 FPGA
FPGA的時(shí)鐘頻率同步設(shè)計(jì)

引言網(wǎng)絡(luò)化運(yùn)動控制是未來運(yùn)動控制的發(fā)展趨勢，隨著高速加工技術(shù)的發(fā)展，對網(wǎng)絡(luò)節(jié)點(diǎn)間的時(shí)間同步精度提出了更高的要求。如造紙機(jī)械，運(yùn)行速度為1 500～1 800m／min，同步運(yùn)行的電機(jī)之間1μs的時(shí)間同步誤差將造成30

電子設(shè)計(jì)自動化
2018-06-01

頻率時(shí)鐘 FPGA
FPGA單芯片四核二乘二取二的安全系統(tǒng)

引言二乘二取二系統(tǒng)的兩套計(jì)算機(jī)系統(tǒng)各有兩個(gè)CPU，并且所有結(jié)構(gòu)和配件完全相同。兩套系統(tǒng)之間采取雙機(jī)熱備份，大幅提高了系統(tǒng)可靠性，在一些領(lǐng)域得到了廣泛應(yīng)用?；诙硕《蒎e(cuò)結(jié)構(gòu)的計(jì)算機(jī)聯(lián)鎖系統(tǒng)在國外已有

電子設(shè)計(jì)自動化
2018-06-01

系統(tǒng) 芯片 FPGA
如何擴(kuò)展 FPGA 的工作溫度

任何電子器件的使用壽命均取決于其工作溫度。在較高溫度下器件會加快老化，使用壽命會縮短。但某些應(yīng)用要求電子產(chǎn)品工作在器件最大額定工作結(jié)溫下。以石油天然氣產(chǎn)業(yè)為例來

嵌入式硬件
2018-06-01

工作溫度 FPGA 嵌入式處理器
借助物理綜合提高FPGA設(shè)計(jì)效能

隨著FPGA密度的增加，系統(tǒng)設(shè)計(jì)人員能夠開發(fā)規(guī)模更大、更復(fù)雜的設(shè)計(jì)，從而將密度優(yōu)勢發(fā)揮到最大。這些大規(guī)模設(shè)計(jì)基于這樣的設(shè)計(jì)需求——需要在無線通道卡或者線路卡等現(xiàn)有應(yīng)用中加入新功能，或者通過把兩種芯片功能合

電子設(shè)計(jì)自動化
2018-06-01

效能物理 FPGA
基于FPGA的高速定點(diǎn)FFT算法的設(shè)計(jì)方案

引言快速傅里葉變換(FFT)作為計(jì)算和分析工具，在眾多學(xué)科領(lǐng)域(如信號處理、圖像處理、生物信息學(xué)、計(jì)算物理、應(yīng)用數(shù)學(xué)等)有著廣泛的應(yīng)用。在高速數(shù)字信號處理領(lǐng)域，如雷達(dá)信號處理，F(xiàn)FT的處理速度往往是整個(gè)系統(tǒng)設(shè)

電子設(shè)計(jì)自動化
2018-06-01

算法設(shè)計(jì)方案 FPGA
基于FPGA+PC104的數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

摘要：針對船舶防碰撞系統(tǒng)研制的需要,本文研究、設(shè)計(jì)一種基于船載導(dǎo)航雷達(dá)的新型防碰撞報(bào)警系統(tǒng),該系統(tǒng)充分利用現(xiàn)代最新發(fā)展的大規(guī)模集成電路技術(shù)和數(shù)字處理技術(shù),將FPGA和PC/104相結(jié)合。對雷達(dá)原始信號進(jìn)行采樣、檢測

電子設(shè)計(jì)自動化
2018-06-01

系統(tǒng) 數(shù)據(jù)處理 FPGA
FPGA高速收發(fā)器設(shè)計(jì)原則

高速收發(fā)器(SERDES)的運(yùn)用范圍十分廣泛，包括通訊、計(jì)算機(jī)、工業(yè)和儲存，以及必須在芯片與芯片/模塊之間、或在背板/電纜上傳輸大量數(shù)據(jù)的系統(tǒng)。但普通高速收發(fā)器的并行總線設(shè)計(jì)已無法滿足現(xiàn)在的要求。將收發(fā)器整合在

電子設(shè)計(jì)自動化
2018-06-01

收發(fā)器原則 FPGA
利用FPGA解決65nm芯片設(shè)計(jì)難題

隨著工藝技術(shù)向65nm以及更小尺寸的邁進(jìn)，出現(xiàn)了兩類關(guān)鍵的開發(fā)問題：待機(jī)功耗和開發(fā)成本。這兩個(gè)問題在每一新的工藝節(jié)點(diǎn)上都非常突出，現(xiàn)在已經(jīng)成為設(shè)計(jì)團(tuán)隊(duì)面臨的主要問題。在設(shè)計(jì)方法上從專用集成電路(ASIC)和專用

電子設(shè)計(jì)自動化
2018-06-01

芯片難題 FPGA
關(guān)于FPGA在直流電機(jī)位置控制中的應(yīng)用

在直流電機(jī)控制系統(tǒng)中，被控制量一般都是電機(jī)的轉(zhuǎn)速，控制的目的是保持電機(jī)的轉(zhuǎn)速在所需要的定值上。但在實(shí)際生產(chǎn)過程中，電機(jī)帶動生產(chǎn)機(jī)械或者其他負(fù)載運(yùn)動的表現(xiàn)不一定都是轉(zhuǎn)速，也可能是使生產(chǎn)機(jī)械或其機(jī)構(gòu)產(chǎn)生一

電子設(shè)計(jì)自動化
2018-06-01

直流電機(jī) 位置 FPGA
FPGA上同步開關(guān)噪聲的分析

概述隨著半導(dǎo)體技術(shù)的快速發(fā)展，近年來FPGA的器件容量和輸入輸出的管腳數(shù)量都極大的增加了，例如StratixIV器件，最大的一款EP4SE680擁有68.11萬個(gè)邏輯單元和1104個(gè)輸入輸出管腳。大量的輸出管腳在同一時(shí)刻翻轉(zhuǎn)會引起

電子設(shè)計(jì)自動化
2018-06-01

噪聲 FPGA
FPGA中的處理器IP概述

可編程邏輯業(yè)對微處理器核的報(bào)道層出不窮，包括與ARM和MIPS的協(xié)議，這些討論已經(jīng)持續(xù)了數(shù)年。然而，討論的主題大體上沒什么改變，諸如采用硬核還是軟核?采用供應(yīng)商的特定標(biāo)準(zhǔn)還是行業(yè)標(biāo)準(zhǔn)?這些核如何用來全方位地支持

電子設(shè)計(jì)自動化
2018-06-01

處理器 ip FPGA
利用FPGA解決手持設(shè)備MPU功耗問題

消費(fèi)類手持設(shè)備市場正呈跳躍式發(fā)展。便攜式產(chǎn)品處理能力不斷增加，所支持的應(yīng)用越來越多；產(chǎn)品更新?lián)Q代速度加快，新產(chǎn)品必須滿足上市時(shí)間要求，以便獲得最大的市場機(jī)會；產(chǎn)品生命周期的縮短要求縮短開發(fā)周期，同時(shí)更

電子設(shè)計(jì)自動化
2018-06-01

設(shè)備功耗 FPGA
FPGA和ARM的Profibus

摘要：提出一個(gè)使用FPGA和ARM微控制器實(shí)現(xiàn)Profibus-DP主站(1類)通信平臺的解決方案；解析了Profibus-DP通信協(xié)議，重點(diǎn)是令牌輪轉(zhuǎn)協(xié)議；給出了該主站通信平臺的系統(tǒng)構(gòu)建。該通信平臺可以獨(dú)立實(shí)現(xiàn)Profibus-DP主站(1類)

電子設(shè)計(jì)自動化
2018-06-01

ARM profibus FPGA

首頁上一頁 87 88 89 90 91 92 93 94 95 96 下一頁尾頁

dog_xin
jasontu
hjl2832
火焰舞者
happde
happde
wcg13537439710
fanguang2003
劍圣灬哥
lixiangyu808
MinMinMin
htjxianjian
GB20
天命風(fēng)流
小小Lotous
m564522634
SerenityPjb
HDIY
yangsong901123
lghtjpu

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

下一代FPGA有望實(shí)現(xiàn)突破性優(yōu)勢

結(jié)合FPGA與結(jié)構(gòu)化ASIC進(jìn)行設(shè)計(jì)

天啦魯，這十余款創(chuàng)客設(shè)計(jì)居然由FPGA搞定

為FPGA軟處理器選擇操作系統(tǒng)

基于FPGA的線陣CCD驅(qū)動時(shí)序及模擬信號處理的設(shè)計(jì)

基于FPGA的AGWN信號生成器設(shè)計(jì)

FPGA中SPI復(fù)用配置的編程方法

FPGA的時(shí)鐘頻率同步設(shè)計(jì)

FPGA單芯片四核二乘二取二的安全系統(tǒng)

如何擴(kuò)展 FPGA 的工作溫度

借助物理綜合提高FPGA設(shè)計(jì)效能

基于FPGA的高速定點(diǎn)FFT算法的設(shè)計(jì)方案

基于FPGA+PC104的數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

FPGA高速收發(fā)器設(shè)計(jì)原則

利用FPGA解決65nm芯片設(shè)計(jì)難題

關(guān)于FPGA在直流電機(jī)位置控制中的應(yīng)用

FPGA上同步開關(guān)噪聲的分析

FPGA中的處理器IP概述

利用FPGA解決手持設(shè)備MPU功耗問題

FPGA和ARM的Profibus

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(441人)

熱門活動

課程視頻