RISC-V架構和指令集憑借其開放特性，正贏得越來越廣泛的關注，無論是中國還是Intel、三星、高通等巨頭都大力投入，RISC-V也被視為ARM乃至是x86的潛在“備胎”。

其實，NVIDIA對于RISC-V架構也非常關注，早早就加入了RISC-V基金會，并做了不少研究，近日還公開了在深度神經(jīng)網(wǎng)絡(DNN)中應用RISC-V指令集的可能。

NVIDIA表示，DNN需要高性能、高精度，對功耗也比較敏感，打造DNN加速器并不容易，成本也很高，所以計劃使用低功耗、高帶寬的芯片互連技術，將多個推理加速芯片組成一個Mesh網(wǎng)格網(wǎng)絡。

封裝架構、芯片架構、PE結構

在一款研究性芯片中，NVIDIA設計了16個用于深度學習計算的處理元件(PE)，搭配一個采用RISC-V指令集的控制器，可提供4.01TOPS(每秒4.01萬億次操作)的算力，支持最多36塊芯片互連，總算力達到128TOPS。

使用臺積電16nm工藝時，單個芯片封裝面積6平方毫米(2.4×2.5毫米)，內核面積3.1平方毫米，36塊芯片互連就是總封裝面積216平方毫米、總內核面積111.6平方毫米，仍然在可控范圍內，而且算下來能效可達1.15TOPS每平方毫米。

不過，NVIDIA這項研究只是一種方向性探索，暫時不會有對應的商用產品，但思路可能會融入到未來的架構和產品設計中。