3D晶圓級封裝，英文簡稱(WLP)，包括CIS發(fā)射器、MEMS封裝、標(biāo)準器件封裝。是指在不改變封裝體尺寸的前提下，在同一個封裝體內(nèi)于垂直方向疊放兩個以上芯片的封裝技術(shù)，它起源于快閃存儲器(NOR/NAND)及SDRAM的疊層封裝。主要特點包括：多功能、高效能;大容量高密度，單位體積上的功能及應(yīng)用成倍提升以及低成本。

一：封裝趨勢是疊層封(PoP);低產(chǎn)率芯片似乎傾向于PoP。二：多芯片封裝(MCP)方法，而高密度和高性能的芯片則傾向于MCP。三：以系統(tǒng)級封裝(SiP)技術(shù)為主，其中邏輯器件和存儲器件都以各自的工藝制造，然后在一個SiP封裝內(nèi)結(jié)合在一起。大多數(shù)閃存都采用多芯片封裝(MCP，Multichip Package)，這種封裝，通常把ROM和RAM封裝在一塊兒。

多芯封裝(MCP)技術(shù)是在高密度多層互連基板上，采用微焊接、封裝工藝將構(gòu)成電子電路的各種微型元器件(裸芯片及片式元器件)組裝起來，形成高密度、高性能、高可靠性的微電子產(chǎn)品(包括組件、部件、子系統(tǒng)、系統(tǒng))。技術(shù)上，MCP追求高速度、高性能、高可靠和多功能，而不像一般混合IC技術(shù)以縮小體積重量為主。但隨著Flash閃存以及DRAM閃存追求體積的最小化，該封裝技術(shù)由于使用了金屬絲焊接，在帶寬和所占空間比例上都存在劣勢，而WSP封裝技術(shù)將會是一個更好解決方案。離子注入 Ion Implantation晶圓襯底是純硅材料的，不導(dǎo)電或?qū)щ娦詷O弱。為了在芯片內(nèi)具有導(dǎo)電性，必須在晶圓里摻入微量的不純物質(zhì)，通常是砷、硼、磷。摻雜可以在擴散爐中進行，也可以采用離子注入實現(xiàn)。

一些先進的應(yīng)用都是采用離子注入摻雜的。離子注入有中電流離子注入、大電流/低能量離子注入、高能量離子注入三種，適于不同的應(yīng)用需求。熱處理 Thermal Processing利用熱能將物體內(nèi)產(chǎn)生內(nèi)應(yīng)力的一些缺陷加以消除。所施加的能量將增加晶格原子及缺陷在物體內(nèi)的振動及擴散，使得原子的排列得以重整。熱處理是沉積制造工序后的一個工序，用來改變沉積薄膜的機械性能。熱處理技術(shù)主要有兩項應(yīng)用：一個使用超低k絕緣體來提升多孔薄膜的硬度，另一個使用高強度氮化物來增加沉積薄膜的韌性抗張力，以提升器件性能。在紫外熱處理反應(yīng)器里，等離子增強化學(xué)氣相沉積薄膜經(jīng)過光和熱的聯(lián)合作用改變了膜的性能。高強度氮化薄膜中紫外熱處理工藝使連接重排，空間接觸更好，產(chǎn)生出了提高器件性能所需的高強度水平。化學(xué)機械研磨 CMP推動芯片技術(shù)向前發(fā)展的關(guān)鍵之一是每個芯片的層數(shù)在增加，一個芯片上堆疊的層數(shù)越來越多，而各層的平坦不均會增加光刻精細電路圖像的困難。CMP系統(tǒng)是使用拋光墊和化學(xué)研磨劑選擇性拋光沉積層使其平坦化。CMP包括多晶硅金屬介質(zhì)(PMD) 平坦化、層間絕緣膜(ILD)平坦化和鎢平坦化。CMP是銅鑲嵌互連工藝中的關(guān)鍵技術(shù)。在尺寸和重量方面，3D設(shè)計替代單芯片封裝縮小了器件尺寸、減輕了重量。與傳統(tǒng)封裝相比，使用3D技術(shù)可縮短尺寸、減輕重量達40-50倍;在速度方面，3D技術(shù)節(jié)約的功率可使3D元件以每秒更快的轉(zhuǎn)換速度運轉(zhuǎn)而不增加能耗，寄生性和方法;硅片后處理等等。3D封裝改善了芯片的許多性能，如尺寸、重量、速度、產(chǎn)量及耗能。當(dāng)前，3D封裝的發(fā)展有質(zhì)量、電特性、機械性能、熱特性、封裝成本、生產(chǎn)時間等的限制，并且在許多情況下，這些因素是相互關(guān)聯(lián)的。3D封裝開發(fā)如何完成、什么時候完成?大多數(shù)IC專家認為可能會經(jīng)歷以下幾個階段。具有TSV和導(dǎo)電漿料的快閃存儲器晶圓疊層很可能會發(fā)展，隨后會有表面凸點間距小至5μm的IC表面-表面鍵合出現(xiàn)。最后，硅上系統(tǒng)將會發(fā)展到存儲器、圖形和其它IC將與微處理器芯片相鍵合。