高速PCB設(shè)計(jì)仿真講座三十

3）Rel Prop Delay 項(xiàng)，如圖 5－5 所示。圖5-5 設(shè)置 Rel Prop Delay值對(duì)于一些有相對(duì)延時(shí)要求的網(wǎng)絡(luò)，可以在該處設(shè)置相對(duì)延時(shí)值。 35、 Rule Name：相對(duì)延時(shí)網(wǎng)絡(luò)的規(guī)則名，具有相同規(guī)則命名的網(wǎng)絡(luò)為同一組相對(duì)延時(shí)網(wǎng)

一種對(duì)CCSDS刪除卷積碼的盲解碼方法

基于NiosII的MPEG－4視頻播放器設(shè)計(jì)

電路板設(shè)計(jì)ESD的硬件解決（二）

運(yùn)用FPGA 進(jìn)行控制平面/數(shù)據(jù)平面視頻處理

Cadence 的高級(jí)可制造性設(shè)計(jì)(DFM)解決方案

美國(guó)國(guó)家半導(dǎo)體推出兩款低功率LVDS 2x2 交叉點(diǎn)開關(guān)電路

美國(guó)國(guó)家半導(dǎo)體公司 (National Semiconductor Corporation)宣布該公司的PowerWise®高能效芯片系列添加兩款低功率低電壓差分信號(hào)傳輸(LVDS)2x2交叉點(diǎn)開關(guān)電路。型號(hào)為DS25CP102的交叉點(diǎn)開關(guān)電路通道的功耗

基于SoPC的自感知運(yùn)動(dòng)圖像采集系統(tǒng)設(shè)計(jì)

醫(yī)院綜合布線系統(tǒng)的研究

Cadence推出全新Tensilica DNA 100處理器IP，為設(shè)備端AI應(yīng)用提供業(yè)界領(lǐng)先的性能和能效

楷登電子(美國(guó) Cadence公司)近日推出Cadence® Tensilica® DNA100處理器IP，首款深度神經(jīng)網(wǎng)絡(luò)加速器(DNA)AI處理器IP，無論小至0.5 還是大到數(shù)百TeraMAC(TMAC)，均可實(shí)現(xiàn)高性能和高能效。

各種封裝形式比較

(1)從封裝效率進(jìn)行比較。DIP最低(約2%～7%)，QFP次之(可達(dá)10%～30%)，BGA和PGA的效率較高(約為20％～80％)，CSP最高(可于70％～85%)。(2)從封裝厚度進(jìn)行比較。PQFP和PDIP封裝厚度為3.6 mm～2.0mm，TQFP和TSOP可減小到

COMSOL 發(fā)布 5.4 版本和兩款全新產(chǎn)品，為用戶帶來更強(qiáng)大的建模功能

新版本推出的 COMSOL Compiler™支持對(duì)仿真 App的編譯，以生成可獨(dú)立運(yùn)行、自由分發(fā)的可執(zhí)行程序，新增“復(fù)合材料模塊”增強(qiáng)了復(fù)合多層結(jié)構(gòu)分析功能。

FPGA在智能壓力傳感器系統(tǒng)中的應(yīng)用

一無線模塊的使用經(jīng)驗(yàn)

EMI/EMC設(shè)計(jì)講座（七）印刷電路板的EMI噪訊對(duì)策技巧

隨著電子組件功能提升，各種電子產(chǎn)品不斷朝向高速化方向發(fā)展，然而高性能化、多功能化、可攜帶化的結(jié)果，各式各樣的EMC(Electro Magnetic Compatibility)問題，卻成為設(shè)計(jì)者揮之不去的夢(mèng)魘。 目前EMI(Electro Magne