FPGA

關(guān)注348人關(guān)注

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。

Stellaris FPGA 擴(kuò)展板DK-LM3S9B96-FPGA(TI)

日前，德州儀器 (TI) 宣布推出專(zhuān)用于 DK-LM3S9B96 開(kāi)發(fā)套件的新型 Stellaris FPGA 擴(kuò)展板，可顯著加速開(kāi)發(fā)低成本安全接入控制系統(tǒng)及其它需要高速外部處理單元接口的應(yīng)用。這款全新電路板使開(kāi)發(fā)人員能夠輕松評(píng)估 Stel

數(shù)字電源
2010-05-07

FPGA STELLARIS 擴(kuò)展板
Stellaris FPGA 擴(kuò)展板DK-LM3S9B96-FPGA(TI)

Stellaris FPGA 擴(kuò)展板DK-LM3S9B96-FPGA(TI)

嵌入式動(dòng)態(tài)
2010-05-07

FPGA STELLARIS 擴(kuò)展板
基于FPGA的多路正弦波信號(hào)發(fā)生器專(zhuān)用芯片設(shè)計(jì)

基于開(kāi)源思想與SOPC技術(shù)，采用32位開(kāi)源軟核處理器OR1200和開(kāi)源軟核DDS，在FPGA上實(shí)現(xiàn)了頻率、相位可預(yù)置并且可調(diào)的3路正弦波信號(hào)發(fā)生器專(zhuān)用芯片的設(shè)計(jì)。該專(zhuān)用芯片基于OR1200固化專(zhuān)用程序?qū)崿F(xiàn)，通過(guò)UART傳輸控制數(shù)據(jù)，可同時(shí)控制3路正弦波的產(chǎn)生，其頻率范圍為1 Hz~100 MHz，步進(jìn)頻率為1 Hz，相位范圍為0°~359°。設(shè)計(jì)方案在DE2-70開(kāi)發(fā)板上進(jìn)行了實(shí)際驗(yàn)證，證明了設(shè)計(jì)的正確性和可行性。

模擬
2010-05-07

芯片設(shè)計(jì) 專(zhuān)用芯片信號(hào)發(fā)生器 FPGA
基于FPGA的多路正弦波信號(hào)發(fā)生器專(zhuān)用芯片設(shè)計(jì)

基于開(kāi)源思想與SOPC技術(shù)，采用32位開(kāi)源軟核處理器OR1200和開(kāi)源軟核DDS，在FPGA上實(shí)現(xiàn)了頻率、相位可預(yù)置并且可調(diào)的3路正弦波信號(hào)發(fā)生器專(zhuān)用芯片的設(shè)計(jì)。該專(zhuān)用芯片基于OR1200固化專(zhuān)用程序?qū)崿F(xiàn)，通過(guò)UART傳輸控制數(shù)據(jù)，可同時(shí)控制3路正弦波的產(chǎn)生，其頻率范圍為1 Hz~100 MHz，步進(jìn)頻率為1 Hz，相位范圍為0°~359°。設(shè)計(jì)方案在DE2-70開(kāi)發(fā)板上進(jìn)行了實(shí)際驗(yàn)證，證明了設(shè)計(jì)的正確性和可行性。

數(shù)字電源
2010-05-05

芯片設(shè)計(jì) 專(zhuān)用芯片信號(hào)發(fā)生器 FPGA
基于FPGA的可調(diào)信號(hào)源設(shè)計(jì)

針對(duì)航天檢測(cè)設(shè)備中信號(hào)源單一、不可調(diào)等缺點(diǎn)，提出并實(shí)現(xiàn)了一種以FPGA 、高速D／A、繼電器AQY210為核心，結(jié)構(gòu)簡(jiǎn)單，控制靈活，信號(hào)質(zhì)量高的多功能信號(hào)源生成系統(tǒng)。該系統(tǒng)可提供各種頻率、幅值、偏置等參數(shù)可調(diào)的模擬信號(hào)，成功應(yīng)用于工業(yè)控制開(kāi)關(guān)量輸出性能檢測(cè)。同時(shí)，上位機(jī)與硬件通信的接口使用了USB-單片機(jī)（CY7C68013）和USB-FIFO(FT245)兩種方案，并進(jìn)行實(shí)際對(duì)比，提出其適用條件和范圍。

模擬
2010-05-04

信號(hào)源 FIFO BSP FPGA
Virtex-6 FPGA ML605開(kāi)發(fā)評(píng)估技術(shù)方案

Virtex-6 FPGA適合用有線(xiàn)通信,無(wú)線(xiàn)基礎(chǔ)設(shè)備和廣播設(shè)備等領(lǐng)域.本文介紹了Virtex-6 FPGA主要特性,以及骨干網(wǎng)OTU-4成幀與EFEC框圖, LTE 2x2無(wú)線(xiàn)電設(shè)計(jì)框圖和支持SD/HD/3G-SDI接口的新一代交換框圖, Virtex®-6 FPGA

數(shù)字電源
2010-05-04

CONNECTOR VIRTEX-6 ML605 FPGA
Virtex-6 FPGA ML605開(kāi)發(fā)評(píng)估技術(shù)方案

Virtex-6 FPGA適合用有線(xiàn)通信,無(wú)線(xiàn)基礎(chǔ)設(shè)備和廣播設(shè)備等領(lǐng)域.本文介紹了Virtex-6 FPGA主要特性,以及骨干網(wǎng)OTU-4成幀與EFEC框圖, LTE 2x2無(wú)線(xiàn)電設(shè)計(jì)框圖和支持SD/HD/3G-SDI接口的新一代交換框圖, Virtex®-6 FPGA

數(shù)字電源
2010-05-04

CONNECTOR VIRTEX-6 ML605 FPGA
Virtex-6 FPGA ML605開(kāi)發(fā)評(píng)估技術(shù)方案

Virtex-6 FPGA適合用有線(xiàn)通信,無(wú)線(xiàn)基礎(chǔ)設(shè)備和廣播設(shè)備等領(lǐng)域.本文介紹了Virtex-6 FPGA主要特性,以及骨干網(wǎng)OTU-4成幀與EFEC框圖, LTE 2x2無(wú)線(xiàn)電設(shè)計(jì)框圖和支持SD/HD/3G-SDI接口的新一代交換框圖, Virtex®-6 FPGA

數(shù)字電源
2010-05-04

CONNECTOR VIRTEX-6 ML605 FPGA
Virtex-6 FPGA ML605開(kāi)發(fā)評(píng)估技術(shù)方案

Virtex-6 FPGA適合用有線(xiàn)通信,無(wú)線(xiàn)基礎(chǔ)設(shè)備和廣播設(shè)備等領(lǐng)域.本文介紹了Virtex-6 FPGA主要特性,以及骨干網(wǎng)OTU-4成幀與EFEC框圖, LTE 2x2無(wú)線(xiàn)電設(shè)計(jì)框圖和支持SD/HD/3G-SDI接口的新一代交換框圖, Virtex®-6 FPGA

數(shù)字電源
2010-05-04

CONNECTOR VIRTEX-6 ML605 FPGA
Virtex-6 FPGA ML605開(kāi)發(fā)評(píng)估技術(shù)方案

Virtex-6 FPGA ML605開(kāi)發(fā)評(píng)估技術(shù)方案

嵌入式教程
2010-05-04

CONNECTOR VIRTEX-6 ML605 FPGA
基于FPGA的μC/OS-II任務(wù)管理硬件設(shè)計(jì)

針對(duì)實(shí)時(shí)操作系統(tǒng)的開(kāi)銷(xiāo)導(dǎo)致應(yīng)用程序可執(zhí)行性降低的問(wèn)題，提出了基于FPGA的硬件實(shí)時(shí)操作系統(tǒng)設(shè)計(jì)方案，并實(shí)現(xiàn)了μC/OS-II任務(wù)管理模塊的硬件化。通過(guò)設(shè)計(jì)基于片內(nèi)寄存器的TCB及基于組合電路的任務(wù)調(diào)度器，充分發(fā)揮了多任務(wù)潛在的并行性。整個(gè)設(shè)計(jì)采用VHDL硬件描述語(yǔ)言，通過(guò)ISE 8.2軟件進(jìn)行時(shí)序仿真驗(yàn)證，并使用Xilinx公司的Virtex-II Pro FPGA板實(shí)現(xiàn)。

模擬
2010-05-04

硬件設(shè)計(jì) BSP μC/OS-II FPGA
以智能型混合信號(hào)FPGA開(kāi)發(fā)真正符合需求的系統(tǒng)

要實(shí)現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計(jì)理由很簡(jiǎn)單，因?yàn)檫@樣就能將材料成本、部件庫(kù)存及電路板面積減至最低。另外，相較于多芯片解決方案，單芯片方案的功耗也較低，同時(shí)也有助于提高對(duì)知識(shí)產(chǎn)權(quán)的保護(hù)。如果一項(xiàng)設(shè)計(jì)功能的精髓能夠深植于單一芯片上，將會(huì)大大增加第三方取得這項(xiàng)設(shè)計(jì)的困難度。

通信技術(shù)
2010-05-03

智能型混合信號(hào) FPGA開(kāi)發(fā) FPGA
Actel SmartFusion智能型混合信號(hào)FPGA瞄準(zhǔn)高復(fù)雜性馬達(dá)控制解決方案

Actel SmartFusion智能型混合信號(hào)FPGA瞄準(zhǔn)高復(fù)雜性馬達(dá)控制解決方案

嵌入式動(dòng)態(tài)
2010-05-03

ACTEL 智能型 SMARTFUSION FPGA
2010年6月10日FPGA/SOPC嵌入式技術(shù)全國(guó)巡回師資培訓(xùn)班（杭州站）

2010年6月10日FPGA/SOPC嵌入式技術(shù)全國(guó)巡回師資培訓(xùn)班（杭州站）

嵌入式動(dòng)態(tài)
2010-05-02

嵌入式技術(shù) SOPC BSP FPGA
基于FPGA的可調(diào)信號(hào)源設(shè)計(jì)

針對(duì)航天檢測(cè)設(shè)備中信號(hào)源單一、不可調(diào)等缺點(diǎn)，提出并實(shí)現(xiàn)了一種以FPGA 、高速D／A、繼電器AQY210為核心，結(jié)構(gòu)簡(jiǎn)單，控制靈活，信號(hào)質(zhì)量高的多功能信號(hào)源生成系統(tǒng)。該系統(tǒng)可提供各種頻率、幅值、偏置等參數(shù)可調(diào)的模擬信號(hào)，成功應(yīng)用于工業(yè)控制開(kāi)關(guān)量輸出性能檢測(cè)。同時(shí)，上位機(jī)與硬件通信的接口使用了USB-單片機(jī)（CY7C68013）和USB-FIFO(FT245)兩種方案，并進(jìn)行實(shí)際對(duì)比，提出其適用條件和范圍。

數(shù)字電源
2010-05-02

信號(hào)源 FIFO BSP FPGA
嵌入式系統(tǒng)的顯卡方案設(shè)計(jì)

嵌入式系統(tǒng)的顯卡方案設(shè)計(jì)

嵌入式教程
2010-05-01

嵌入式系統(tǒng) 顯卡 BSP FPGA
賽靈思 ISE 12設(shè)計(jì)套件用智能時(shí)鐘門(mén)控技術(shù)降低動(dòng)態(tài)功耗30%

賽靈思 ISE 12設(shè)計(jì)套件用智能時(shí)鐘門(mén)控技術(shù)降低動(dòng)態(tài)功耗30%

嵌入式動(dòng)態(tài)
2010-05-01

賽靈思智能時(shí)鐘 SE FPGA
Actel SmartFusion智能混合信號(hào)FPGA獲Keil支持

愛(ài)特公司(Actel Corporation)宣布，Keil公司旗下的MDK-ARM微控制器開(kāi)發(fā)套件現(xiàn)已支持 SmartFusion智能混合信號(hào)FPGA系列。最新版本的Keil MDK-ARM開(kāi)發(fā)套件支持SmartFusion 器件的ARM Cortex-M3 微控制器子系統(tǒng) (MSS

消費(fèi)電子
2010-04-30

ACTEL KEIL SMARTFUSION FPGA
基于FPGA的面陣CCD驅(qū)動(dòng)電路的設(shè)計(jì)

介紹一種面陣CCD傳感器TH7888A的原理和性能，分析其對(duì)驅(qū)動(dòng)信號(hào)的時(shí)序要求，選用FPGA器件作為硬件設(shè)計(jì)平臺(tái)，使用VHDL語(yǔ)言對(duì)驅(qū)動(dòng)信號(hào)時(shí)序進(jìn)行硬件描述，針對(duì)Xilinx公司的Spartan3系列芯片進(jìn)行仿真及配置；選用LM117提供CCD所需的偏置電壓，EL7212提供驅(qū)動(dòng)。系統(tǒng)測(cè)試結(jié)果表明，該CCD驅(qū)動(dòng)電路可以滿(mǎn)足CCD的工作要求。

工業(yè)控制
2010-04-29

BSP LM CCD驅(qū)動(dòng)電路 FPGA
FPGA協(xié)處理技術(shù)介紹及進(jìn)展

FPGA協(xié)處理技術(shù)介紹及進(jìn)展FPGA的架構(gòu)使得許多算法得以實(shí)現(xiàn)，較之采用四核CPU或通用圖形處理器(GPGPU)，這些算法的持續(xù)性能更接近器件的峰值性能。隨著對(duì)芯片、算法和庫(kù)基礎(chǔ)的集中改進(jìn)，F(xiàn)PGA加速器的基準(zhǔn)測(cè)試結(jié)果不斷

電子設(shè)計(jì)自動(dòng)化
2010-04-28

CPU 帶寬時(shí)鐘 FPGA

首頁(yè) 上一頁(yè) 278 279 280 281 282 283 284 285 286 287 下一頁(yè) 尾頁(yè)

fjsfsxwz
ccqccqccq
WMIII
ygmdyq77777
13543016677
davidzhu210
xiayy
thurmann
OMGde
worse
zhengqh
風(fēng)1401963329
rongwinzip
Kelan
alex47158992
zyq_126126
pansir2019
西門(mén)看雪
1009877836
sduking

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

Stellaris FPGA 擴(kuò)展板DK-LM3S9B96-FPGA(TI)

Stellaris FPGA 擴(kuò)展板DK-LM3S9B96-FPGA(TI)

基于FPGA的多路正弦波信號(hào)發(fā)生器專(zhuān)用芯片設(shè)計(jì)

基于FPGA的多路正弦波信號(hào)發(fā)生器專(zhuān)用芯片設(shè)計(jì)

基于FPGA的可調(diào)信號(hào)源設(shè)計(jì)

Virtex-6 FPGA ML605開(kāi)發(fā)評(píng)估技術(shù)方案

Virtex-6 FPGA ML605開(kāi)發(fā)評(píng)估技術(shù)方案

Virtex-6 FPGA ML605開(kāi)發(fā)評(píng)估技術(shù)方案

Virtex-6 FPGA ML605開(kāi)發(fā)評(píng)估技術(shù)方案

Virtex-6 FPGA ML605開(kāi)發(fā)評(píng)估技術(shù)方案

基于FPGA的μC/OS-II任務(wù)管理硬件設(shè)計(jì)

以智能型混合信號(hào)FPGA開(kāi)發(fā)真正符合需求的系統(tǒng)

Actel SmartFusion智能型混合信號(hào)FPGA瞄準(zhǔn)高復(fù)雜性馬達(dá)控制解決方案

2010年6月10日FPGA/SOPC嵌入式技術(shù)全國(guó)巡回師資培訓(xùn)班（杭州站）

基于FPGA的可調(diào)信號(hào)源設(shè)計(jì)

嵌入式系統(tǒng)的顯卡方案設(shè)計(jì)

賽靈思 ISE 12設(shè)計(jì)套件用智能時(shí)鐘門(mén)控技術(shù)降低動(dòng)態(tài)功耗30%

Actel SmartFusion智能混合信號(hào)FPGA獲Keil支持

基于FPGA的面陣CCD驅(qū)動(dòng)電路的設(shè)計(jì)

FPGA協(xié)處理技術(shù)介紹及進(jìn)展

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(hù)(348人)

熱門(mén)活動(dòng)

課程視頻