FPGA
-
對(duì)FPGA進(jìn)行系統(tǒng)設(shè)計(jì)的Xilinx軟件使用方法
對(duì)FPGA進(jìn)行系統(tǒng)設(shè)計(jì)的Xilinx軟件使用方法
-
基于FPGA的電網(wǎng)實(shí)時(shí)數(shù)據(jù)采集與控制
為了消除FFT頻譜泄漏和柵欄效應(yīng)，提高諧波分析精度，文中給出了用高速A／D采集IPcore來實(shí)現(xiàn)電網(wǎng)數(shù)據(jù)實(shí)時(shí)采集的設(shè)計(jì)方法，同時(shí)采用數(shù)字鎖相倍頻同步方法進(jìn)行了誤差修正。其中全數(shù)字鎖相倍頻電路和A／D采集控制電路均采用VHDL語言和可編程邏輯器件設(shè)計(jì)實(shí)現(xiàn)，并用quartusII軟件進(jìn)行了仿真。
-
FPGA DCM時(shí)鐘管理單元簡(jiǎn)介及原理
FPGA DCM時(shí)鐘管理單元簡(jiǎn)介及原理
-
FPGA和單片機(jī)的串行通信接口設(shè)計(jì)
FPGA和單片機(jī)的串行通信接口設(shè)計(jì)
-
端到端網(wǎng)絡(luò)流的介紹
端到端網(wǎng)絡(luò)流的介紹 NI端到端網(wǎng)絡(luò)(P2P)流技術(shù)使用PCI Express接口在多個(gè)設(shè)備之間直接，點(diǎn)對(duì)點(diǎn)傳輸，而不必通過主處理器或存儲(chǔ)器。這可使同一個(gè)系統(tǒng)中的設(shè)備共享信息而不必占用其它的系統(tǒng)資源。NI P2P技術(shù)被以下設(shè)備
-
一種基于FPGA的雷達(dá)波束控制系統(tǒng)設(shè)計(jì)
為了達(dá)到波束控制高效、低成本和小型化的目標(biāo)。在此介紹一種基于FPGA的相控陣?yán)走_(dá)波束控制系統(tǒng)硬件平臺(tái)及其軟件設(shè)計(jì)。系統(tǒng)采用FPGA作為波束控制算法實(shí)現(xiàn)的核心，選用單片機(jī)實(shí)現(xiàn)陣面組件驅(qū)動(dòng)部分的控制調(diào)試，在此硬件平臺(tái)上，開發(fā)一種用硬件描述語言和單片機(jī)匯編語言與VB語言設(shè)計(jì)相結(jié)合實(shí)現(xiàn)的波束控制系統(tǒng)。設(shè)計(jì)的系統(tǒng)設(shè)備量少，控制和調(diào)試功能完善，適宜于推廣到集中式運(yùn)算、分布式驅(qū)動(dòng)的波束控制體系。
-
基于Spartan-6 FPGA的SP605開發(fā)板解決文案
Spartan-6 FPGA是目標(biāo)設(shè)計(jì)平臺(tái),提供集成的軟件和硬件,有利于設(shè)計(jì)集中力量進(jìn)行新產(chǎn)品創(chuàng)新. Spartan-6 FPGA包括LX 和LXT等13個(gè)系列, 邏輯單元從3,840 到147,443, 而功耗比以前的Spartan降低一半.Spartan-6采用45nm低功
-
基于Spartan-6 FPGA的SP605開發(fā)板解決文案
Spartan-6 FPGA是目標(biāo)設(shè)計(jì)平臺(tái),提供集成的軟件和硬件,有利于設(shè)計(jì)集中力量進(jìn)行新產(chǎn)品創(chuàng)新. Spartan-6 FPGA包括LX 和LXT等13個(gè)系列, 邏輯單元從3,840 到147,443, 而功耗比以前的Spartan降低一半.Spartan-6采用45nm低功
-
基于Spartan-6 FPGA的SP605開發(fā)板解決文案
基于Spartan-6 FPGA的SP605開發(fā)板解決文案
-
基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù)
28nm Stratix V FPGA包括增強(qiáng)的核架構(gòu),高達(dá)28Gbps和低功耗低BER的收發(fā)器,以及硬IP區(qū)塊陣列等. Stratix V FPGA包括四個(gè)GT, GX, GS和E系列,內(nèi)核工作電壓0.85V, 533-MHz/1066-Mbps 外接存儲(chǔ)器接口, Stratix V GX/GS/E 器
-
基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù)
28nm Stratix V FPGA包括增強(qiáng)的核架構(gòu),高達(dá)28Gbps和低功耗低BER的收發(fā)器,以及硬IP區(qū)塊陣列等. Stratix V FPGA包括四個(gè)GT, GX, GS和E系列,內(nèi)核工作電壓0.85V, 533-MHz/1066-Mbps 外接存儲(chǔ)器接口, Stratix V GX/GS/E 器
-
基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù)
基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù)
-
基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù)
基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù)
-
用于無線基礎(chǔ)設(shè)備中數(shù)據(jù)轉(zhuǎn)換器和低成本FPGA的JESD204A
引言 隨著人們訂購無線服務(wù)數(shù)量的激增、各種服務(wù)類型的多樣化，以及更低的便攜式設(shè)備接入因特網(wǎng)的費(fèi)用，使得對(duì)于增加基礎(chǔ)設(shè)施容量的需求日益明顯。3G智能手機(jī)、3G上網(wǎng)本和3G平板電腦是引發(fā)對(duì)于無線數(shù)據(jù)服務(wù)和基站
-
基于LVDS技術(shù)的實(shí)時(shí)圖像測(cè)試裝置的設(shè)計(jì)
針對(duì)彈載圖像采集設(shè)備與地面測(cè)試臺(tái)之間大量實(shí)時(shí)圖像數(shù)據(jù)高速傳輸?shù)膯栴}，提出了采用LVDS技術(shù)與FPGA相結(jié)合的解決方案，詳細(xì)介紹了實(shí)時(shí)圖像數(shù)據(jù)傳輸部分的硬件組成及工作原理。實(shí)驗(yàn)結(jié)果表明,該方案的數(shù)據(jù)傳輸速度達(dá)到20 MB/s，很好地滿足了實(shí)時(shí)圖像數(shù)據(jù)發(fā)送和接收的速度要求。
-
S2C Stratix IV TAI LM（S2C）
S2C Stratix IV TAI LM（S2C）
-
用于無線基礎(chǔ)設(shè)備中數(shù)據(jù)轉(zhuǎn)換器和低成本FPGA的JESD204A
引言 隨著人們訂購無線服務(wù)數(shù)量的激增、各種服務(wù)類型的多樣化，以及更低的便攜式設(shè)備接入因特網(wǎng)的費(fèi)用，使得對(duì)于增加基礎(chǔ)設(shè)施容量的需求日益明顯。3G智能手機(jī)、3G上網(wǎng)本和3G平板電腦是引發(fā)對(duì)于無線數(shù)據(jù)服務(wù)和基站
-
Xilinx Virtex-6與Spartan-6 FPGA連接目標(biāo)參考設(shè)計(jì)支持PCI Express 兼容性設(shè)計(jì)
Xilinx Virtex-6與Spartan-6 FPGA連接目標(biāo)參考設(shè)計(jì)支持PCI Express 兼容性設(shè)計(jì)
-
基于FPGA視頻采集中的I2C總線設(shè)計(jì)與實(shí)現(xiàn)
隨著編碼理論和多媒體網(wǎng)絡(luò)應(yīng)用的發(fā)展，圖像和視頻壓縮編碼JPEG2000系統(tǒng)應(yīng)用得到逐步推廣。在此從視頻采集中I2C總線的特點(diǎn)、協(xié)議入手，著重對(duì)I2C總線設(shè)計(jì)及實(shí)現(xiàn)方法進(jìn)行介紹?；谝曨l采集芯片SAA7111，提出采用VHDL語言來模擬實(shí)現(xiàn)I2C總線接口的方法，并將其嵌入到FPGA中。實(shí)驗(yàn)仿真結(jié)果證明數(shù)據(jù)是正確、穩(wěn)定、可靠的，具有一定的可借鑒性。
-
Altium在Altium Designer軟件內(nèi)新增Aldec FPGA仿真技術(shù)
Altium和Aldec日前簽署的OEM協(xié)議中決定將Aldec的FPGA仿真功能添加到Altium Designer軟件中去。該協(xié)議的簽署使進(jìn)行FPGA（現(xiàn)場(chǎng)可編程門陣列）設(shè)計(jì)的電子產(chǎn)品設(shè)計(jì)師們?nèi)缁⑻硪?，業(yè)內(nèi)領(lǐng)先的Aldec VHDL及Verilog仿真功能實(shí)
