FPGA

關(guān)注340人關(guān)注

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。

端到端網(wǎng)絡(luò)流的介紹

端到端網(wǎng)絡(luò)流的介紹 NI端到端網(wǎng)絡(luò)(P2P)流技術(shù)使用PCI Express接口在多個(gè)設(shè)備之間直接，點(diǎn)對(duì)點(diǎn)傳輸，而不必通過(guò)主處理器或存儲(chǔ)器。這可使同一個(gè)系統(tǒng)中的設(shè)備共享信息而不必占用其它的系統(tǒng)資源。NI P2P技術(shù)被以下設(shè)備

測(cè)試測(cè)量
2010-06-11

NI BSP FPGA
一種基于FPGA的雷達(dá)波束控制系統(tǒng)設(shè)計(jì)

為了達(dá)到波束控制高效、低成本和小型化的目標(biāo)。在此介紹一種基于FPGA的相控陣?yán)走_(dá)波束控制系統(tǒng)硬件平臺(tái)及其軟件設(shè)計(jì)。系統(tǒng)采用FPGA作為波束控制算法實(shí)現(xiàn)的核心，選用單片機(jī)實(shí)現(xiàn)陣面組件驅(qū)動(dòng)部分的控制調(diào)試，在此硬件平臺(tái)上，開(kāi)發(fā)一種用硬件描述語(yǔ)言和單片機(jī)匯編語(yǔ)言與VB語(yǔ)言設(shè)計(jì)相結(jié)合實(shí)現(xiàn)的波束控制系統(tǒng)。設(shè)計(jì)的系統(tǒng)設(shè)備量少，控制和調(diào)試功能完善，適宜于推廣到集中式運(yùn)算、分布式驅(qū)動(dòng)的波束控制體系。

工業(yè)控制
2010-06-09

雷達(dá) 控制系統(tǒng)設(shè)計(jì) 波束控制系統(tǒng) FPGA
基于Spartan-6 FPGA的SP605開(kāi)發(fā)板解決文案

Spartan-6 FPGA是目標(biāo)設(shè)計(jì)平臺(tái),提供集成的軟件和硬件,有利于設(shè)計(jì)集中力量進(jìn)行新產(chǎn)品創(chuàng)新. Spartan-6 FPGA包括LX 和LXT等13個(gè)系列, 邏輯單元從3,840 到147,443, 而功耗比以前的Spartan降低一半.Spartan-6采用45nm低功

數(shù)字電源
2010-06-09

開(kāi)發(fā)板 SPARTAN-6 SP605 FPGA
基于Spartan-6 FPGA的SP605開(kāi)發(fā)板解決文案

Spartan-6 FPGA是目標(biāo)設(shè)計(jì)平臺(tái),提供集成的軟件和硬件,有利于設(shè)計(jì)集中力量進(jìn)行新產(chǎn)品創(chuàng)新. Spartan-6 FPGA包括LX 和LXT等13個(gè)系列, 邏輯單元從3,840 到147,443, 而功耗比以前的Spartan降低一半.Spartan-6采用45nm低功

數(shù)字電源
2010-06-09

開(kāi)發(fā)板 SPARTAN-6 SP605 FPGA
基于Spartan-6 FPGA的SP605開(kāi)發(fā)板解決文案

基于Spartan-6 FPGA的SP605開(kāi)發(fā)板解決文案

嵌入式教程
2010-06-09

開(kāi)發(fā)板 SPARTAN-6 SP605 FPGA
基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù)

28nm Stratix V FPGA包括增強(qiáng)的核架構(gòu),高達(dá)28Gbps和低功耗低BER的收發(fā)器,以及硬IP區(qū)塊陣列等. Stratix V FPGA包括四個(gè)GT, GX, GS和E系列,內(nèi)核工作電壓0.85V, 533-MHz/1066-Mbps 外接存儲(chǔ)器接口, Stratix V GX/GS/E 器

數(shù)字電源
2010-06-09

線路 GB STRATIX FPGA
基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù)

28nm Stratix V FPGA包括增強(qiáng)的核架構(gòu),高達(dá)28Gbps和低功耗低BER的收發(fā)器,以及硬IP區(qū)塊陣列等. Stratix V FPGA包括四個(gè)GT, GX, GS和E系列,內(nèi)核工作電壓0.85V, 533-MHz/1066-Mbps 外接存儲(chǔ)器接口, Stratix V GX/GS/E 器

數(shù)字電源
2010-06-09

線路 GB STRATIX FPGA
基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù)

基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù)

嵌入式軟件
2010-06-09

線路 GB STRATIX FPGA
基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù)

基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù)

嵌入式教程
2010-06-09

線路 GB STRATIX FPGA
用于無(wú)線基礎(chǔ)設(shè)備中數(shù)據(jù)轉(zhuǎn)換器和低成本FPGA的JESD204A

引言　　隨著人們訂購(gòu)無(wú)線服務(wù)數(shù)量的激增、各種服務(wù)類型的多樣化，以及更低的便攜式設(shè)備接入因特網(wǎng)的費(fèi)用，使得對(duì)于增加基礎(chǔ)設(shè)施容量的需求日益明顯。3G智能手機(jī)、3G上網(wǎng)本和3G平板電腦是引發(fā)對(duì)于無(wú)線數(shù)據(jù)服務(wù)和基站

通信技術(shù)
2010-06-08

無(wú)線數(shù)據(jù)轉(zhuǎn)換器 ESD FPGA
基于LVDS技術(shù)的實(shí)時(shí)圖像測(cè)試裝置的設(shè)計(jì)

針對(duì)彈載圖像采集設(shè)備與地面測(cè)試臺(tái)之間大量實(shí)時(shí)圖像數(shù)據(jù)高速傳輸?shù)膯?wèn)題，提出了采用LVDS技術(shù)與FPGA相結(jié)合的解決方案，詳細(xì)介紹了實(shí)時(shí)圖像數(shù)據(jù)傳輸部分的硬件組成及工作原理。實(shí)驗(yàn)結(jié)果表明,該方案的數(shù)據(jù)傳輸速度達(dá)到20 MB/s，很好地滿足了實(shí)時(shí)圖像數(shù)據(jù)發(fā)送和接收的速度要求。

測(cè)試測(cè)量
2010-06-08

實(shí)時(shí)圖像 LVDS BSP FPGA
S2C Stratix IV TAI LM（S2C）

S2C Stratix IV TAI LM（S2C）

嵌入式動(dòng)態(tài)
2010-06-08

AI LM STRATIX FPGA
用于無(wú)線基礎(chǔ)設(shè)備中數(shù)據(jù)轉(zhuǎn)換器和低成本FPGA的JESD204A

引言　　隨著人們訂購(gòu)無(wú)線服務(wù)數(shù)量的激增、各種服務(wù)類型的多樣化，以及更低的便攜式設(shè)備接入因特網(wǎng)的費(fèi)用，使得對(duì)于增加基礎(chǔ)設(shè)施容量的需求日益明顯。3G智能手機(jī)、3G上網(wǎng)本和3G平板電腦是引發(fā)對(duì)于無(wú)線數(shù)據(jù)服務(wù)和基站

數(shù)字電源
2010-06-06

無(wú)線數(shù)據(jù)轉(zhuǎn)換器 ESD FPGA
Xilinx Virtex-6與Spartan-6 FPGA連接目標(biāo)參考設(shè)計(jì)支持PCI Express 兼容性設(shè)計(jì)

Xilinx Virtex-6與Spartan-6 FPGA連接目標(biāo)參考設(shè)計(jì)支持PCI Express 兼容性設(shè)計(jì)

嵌入式動(dòng)態(tài)
2010-06-05

Xilinx PCI EXPRESS FPGA
基于FPGA視頻采集中的I2C總線設(shè)計(jì)與實(shí)現(xiàn)

隨著編碼理論和多媒體網(wǎng)絡(luò)應(yīng)用的發(fā)展，圖像和視頻壓縮編碼JPEG2000系統(tǒng)應(yīng)用得到逐步推廣。在此從視頻采集中I2C總線的特點(diǎn)、協(xié)議入手，著重對(duì)I2C總線設(shè)計(jì)及實(shí)現(xiàn)方法進(jìn)行介紹?；谝曨l采集芯片SAA7111，提出采用VHDL語(yǔ)言來(lái)模擬實(shí)現(xiàn)I2C總線接口的方法，并將其嵌入到FPGA中。實(shí)驗(yàn)仿真結(jié)果證明數(shù)據(jù)是正確、穩(wěn)定、可靠的，具有一定的可借鑒性。

通信技術(shù)
2010-06-03

視頻采集總線設(shè)計(jì) I2C總線 FPGA
Altium在Altium Designer軟件內(nèi)新增Aldec FPGA仿真技術(shù)

Altium和Aldec日前簽署的OEM協(xié)議中決定將Aldec的FPGA仿真功能添加到Altium Designer軟件中去。該協(xié)議的簽署使進(jìn)行FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）設(shè)計(jì)的電子產(chǎn)品設(shè)計(jì)師們?nèi)缁⑻硪?，業(yè)內(nèi)領(lǐng)先的Aldec VHDL及Verilog仿真功能實(shí)

電子設(shè)計(jì)自動(dòng)化
2010-05-31

仿真技術(shù) ALTIUM DESIGNER FPGA
SignalTapII ELA的FPGA在線調(diào)試技術(shù)

通過(guò)對(duì)FPGA內(nèi)部信號(hào)的捕獲測(cè)試，可以實(shí)現(xiàn)對(duì)系統(tǒng)設(shè)計(jì)缺陷的實(shí)時(shí)分析和修正。與外部測(cè)試設(shè)備相比，可以總結(jié)出SignalTapII ELA的幾點(diǎn)優(yōu)越性：不占用額外的I／O引腳，不占用PCB上的空間，不破壞信號(hào)的時(shí)序和完整性，不需額外費(fèi)用；從多方面證實(shí)，該測(cè)試手段可以減少調(diào)試時(shí)間，縮短設(shè)計(jì)周期。

模擬
2010-05-28

調(diào)試技術(shù) 在線調(diào)試 SIGNALTAPII FPGA
基于FPGA的RS485接口誤碼測(cè)試儀的設(shè)計(jì)和實(shí)現(xiàn)

介紹了一種基于FPGA的誤碼測(cè)試儀的設(shè)計(jì)原理、實(shí)現(xiàn)過(guò)程及調(diào)試經(jīng)驗(yàn)。該誤碼測(cè)試系統(tǒng)使用RS485接口，具有原理簡(jiǎn)單、接口獨(dú)特、功能豐富等特點(diǎn)，系統(tǒng)具有較好的可擴(kuò)展性。

測(cè)試測(cè)量
2010-05-26

接口誤碼測(cè)試儀 RS485 FPGA
可實(shí)現(xiàn)快速鎖定的FPGA片內(nèi)延時(shí)鎖相環(huán)設(shè)計(jì)

摘要：延時(shí)鎖相環(huán)(DLL)是一種基于數(shù)字電路實(shí)現(xiàn)的時(shí)鐘管理技術(shù)。DLL可用以消除時(shí)鐘偏斜，對(duì)輸入時(shí)鐘進(jìn)行分頻、倍頻、移相等操作。文中介紹了FPGA芯片內(nèi)DLL的結(jié)構(gòu)和設(shè)計(jì)方案，在其基礎(chǔ)上提出可實(shí)現(xiàn)快速鎖定的延時(shí)鎖相環(huán)

電子設(shè)計(jì)自動(dòng)化
2010-05-25

鎖相環(huán) OS BSP FPGA
基于FPGA的高速FIFO電路設(shè)計(jì)

前言　　在大容量高速采集系統(tǒng)項(xiàng)目的開(kāi)發(fā)過(guò)程中，F(xiàn)PGA作為可編程邏輯器件，設(shè)計(jì)靈活、可操作性強(qiáng)，是高速數(shù)字電路設(shè)計(jì)的核心器件。由于FPGA內(nèi)嵌存儲(chǔ)器的容量有限，通常不能夠滿足實(shí)際設(shè)計(jì)電路的需求，需要外接SRAM、

電子設(shè)計(jì)自動(dòng)化
2010-05-24

電路設(shè)計(jì) FIFO BSP FPGA

首頁(yè) 上一頁(yè) 275 276 277 278 279 280 281 282 283 284 下一頁(yè) 尾頁(yè)

zhengjianping02
zwm2011
2Q19
shaodeli12
qwwc
abh2019
lxpin
cgd
fjsfsxwz
ccqccqccq
WMIII
ygmdyq77777
13543016677
davidzhu210
xiayy
thurmann
OMGde
worse
zhengqh
風(fēng)1401963329

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

端到端網(wǎng)絡(luò)流的介紹

一種基于FPGA的雷達(dá)波束控制系統(tǒng)設(shè)計(jì)

基于Spartan-6 FPGA的SP605開(kāi)發(fā)板解決文案

基于Spartan-6 FPGA的SP605開(kāi)發(fā)板解決文案

基于Spartan-6 FPGA的SP605開(kāi)發(fā)板解決文案

基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù)

基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù)

基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù)

基于28nn Stratix V FPGA的100GbE線路卡設(shè)計(jì)技術(shù)

用于無(wú)線基礎(chǔ)設(shè)備中數(shù)據(jù)轉(zhuǎn)換器和低成本FPGA的JESD204A

基于LVDS技術(shù)的實(shí)時(shí)圖像測(cè)試裝置的設(shè)計(jì)

S2C Stratix IV TAI LM（S2C）

用于無(wú)線基礎(chǔ)設(shè)備中數(shù)據(jù)轉(zhuǎn)換器和低成本FPGA的JESD204A

Xilinx Virtex-6與Spartan-6 FPGA連接目標(biāo)參考設(shè)計(jì)支持PCI Express 兼容性設(shè)計(jì)

基于FPGA視頻采集中的I2C總線設(shè)計(jì)與實(shí)現(xiàn)

Altium在Altium Designer軟件內(nèi)新增Aldec FPGA仿真技術(shù)

SignalTapII ELA的FPGA在線調(diào)試技術(shù)

基于FPGA的RS485接口誤碼測(cè)試儀的設(shè)計(jì)和實(shí)現(xiàn)

可實(shí)現(xiàn)快速鎖定的FPGA片內(nèi)延時(shí)鎖相環(huán)設(shè)計(jì)

基于FPGA的高速FIFO電路設(shè)計(jì)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(340人)

熱門(mén)活動(dòng)

課程視頻