0 引 言 由于數(shù)字邏輯系統(tǒng)功能復雜化的需求,單片系統(tǒng)的芯片正朝著超大規(guī)模、高密度的方向發(fā)展。對于一個大規(guī)模的數(shù)字系統(tǒng)而言,系統(tǒng)規(guī)模是基于各種邏輯功能模塊的組合。但是,無論是時序邏輯系統(tǒng),還是組合
網(wǎng)絡處理是指對在通信和網(wǎng)絡設備中傳送的數(shù)據(jù)包進行的處理,網(wǎng)絡處理不僅出現(xiàn)在網(wǎng)絡核心,還出現(xiàn)在MAN/LAN(圖1)中。 網(wǎng)絡處理可通過幾類半導體器件實現(xiàn),因而網(wǎng)絡OEM能根據(jù)特定需求選擇適當?shù)钠骷M合。那么
十年來,車載網(wǎng)絡架構已變得更為復雜。雖然車載網(wǎng)絡協(xié)議的數(shù)量有所減少,但實際在用的網(wǎng)絡數(shù)量卻大大增加了。這就提出了網(wǎng)絡架構的可縮放性問題,并且要求為滿足各種應用和網(wǎng)絡的實際需要而優(yōu)化半導體器件。
本文為實現(xiàn)高速數(shù)據(jù)的實時遠程傳輸處理,提出了采用FPGA直接控制DM9000A進行以太網(wǎng)數(shù)據(jù)收發(fā)的設計思路,實現(xiàn)了一種低成本、低功耗和高速率的網(wǎng)絡傳輸功能,最高傳輸速率可達100Mbps。 DM9000A簡介
介紹了一種基于FPGA的汽車油改氣電控系統(tǒng)的研究與設計,采用自頂向下模塊化設計, 依據(jù)功能將FPGA劃分成幾個模塊,詳細論述了各模塊的設計方法和控制流程,給出核心模塊的狀態(tài)流程圖及時序仿真波形。經(jīng)在MATLAB和Quartus II環(huán)境下仿真和實際電路驗證,系統(tǒng)可以達到預期效果。
FPGA在短波發(fā)射機自動調(diào)諧系統(tǒng)中的應用
采用FPGA和以太網(wǎng)技術的X射線安檢設備控制器設計
在現(xiàn)代電子系統(tǒng)設計中,由于可編程邏輯器件的卓越性能、靈活方便的可升級特性,而得到了廣泛的應用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝,要求每次上電,對FPGA器件進行重配置,這就使得可以通過監(jiān)視配置
現(xiàn)代科技對系統(tǒng)的可靠性提出了更高的要求,而FPGA技術在電子系統(tǒng)中應用已經(jīng)非常廣泛,因此FPGA易測試性就變得很重要。要獲得的FPGA內(nèi)部信號十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲,這一切使得設計調(diào)試和檢驗變
FPGA易測試性分析
基于Freeze技術的低功耗設計
本文基于DSP Builder的VGA接口設計方法,對VGA接口時序和系統(tǒng)設計需求進行了介紹,并在硬件平臺下實現(xiàn)一維與二維信號的顯示。 VGA接口標準 VGA顯像原理 顯示器通過光柵掃描的方式,電子束在顯示屏幕上
基于FPGA及DSP Builder的VGA接口設計
基于FPGA及DSP Builder的VGA接口設計
摘要:從實際工程應用出發(fā),研究了在基于FPGA上快速傅里葉變換實現(xiàn)線性卷積的方法,并搭建了一個基于Altera的EP2S60硬件處理平臺,利用Altera提供的FFT IP核,在100 MHz系統(tǒng)時鐘下,數(shù)據(jù)吞吐率可達100 Ms/s, 關鍵
摘要:CCSDS圖像數(shù)據(jù)壓縮標準中采用9/7整形離散小波變換為核心算法,該算法結構簡單,易于硬件設計實現(xiàn)。文中基于FPGA設計實現(xiàn)了9/7整數(shù)離散小波變換系統(tǒng),設計中使用內(nèi)部RAM存儲方式,減小了對存儲器的需求量,同
Altera公司今天宣布,第二季度銷售達到4.693億美元,比2010年第一季度增長17%,比2009年第二季度增長68%。新產(chǎn)品銷售持續(xù)增長36%。2010年第二季度凈收入為1.806億美元,每股攤薄后收益0.58美元,與之相比,2010
現(xiàn)場可編程邏輯閘陣列芯片(FPGA)近年來加速取代特殊應用芯片(ASIC)市場,F(xiàn)PGA雙雄賽靈思(Xilinx)與阿爾特拉(Altera)先后推出28納米FPGA產(chǎn)品,可望加速FPGA取代ASIC市場,賽靈思亞太區(qū)營銷及應用總監(jiān)張宇清指出,28納
介紹了應用現(xiàn)場可編程門陣列(FPGA)設計和實現(xiàn)通用異步收發(fā)器UART的方法。采用有限狀態(tài)機模型形式化描述了UART的功能,在此基礎上用硬件描述語言VHDL編程實現(xiàn)了UART,并使用QuartusⅡ軟件中的嵌入式邏輯分析儀SignalTapⅡ對數(shù)據(jù)傳輸進行了檢測,驗證了設計的正確性。
摘要:從實際工程應用出發(fā),研究了在基于FPGA上快速傅里葉變換實現(xiàn)線性卷積的方法,并搭建了一個基于Altera的EP2S60硬件處理平臺,利用Altera提供的FFT IP核,在100 MHz系統(tǒng)時鐘下,數(shù)據(jù)吞吐率可達100 Ms/s, 關鍵