www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

我要報(bào)錯(cuò)
FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

  • 基于FPGA的移位寄存器流水線結(jié)構(gòu)FFT處理器設(shè)計(jì)與實(shí)現(xiàn)

    設(shè)計(jì)實(shí)現(xiàn)了基于FPGA的256點(diǎn)定點(diǎn)FFT處理器。處理器以基-2算法為基礎(chǔ)，通過采用高效的兩路輸入移位寄存器流水線結(jié)構(gòu)，有效提高了碟形運(yùn)算單元的運(yùn)算效率，減少了寄存器資源的使用，提高了最大工作頻率，增大了數(shù)據(jù)吞吐量，并且使得處理器具有良好的可擴(kuò)展性。詳細(xì)描述了具體設(shè)計(jì)的算法結(jié)構(gòu)和各個(gè)模塊的實(shí)現(xiàn)。設(shè)計(jì)采用Verilog HDL作為硬件描述語言，采用QuartusⅡ設(shè)計(jì)仿真工具進(jìn)行設(shè)計(jì)、綜合和仿真，仿真結(jié)果表明，處理器工作頻率為72 MHz，是一種高效的FFT處理器IP核。

  • 基于FPGA的增量型光電編碼器抗抖動(dòng)二倍頻電路設(shè)計(jì)

    從增量型光電編碼器的構(gòu)造特點(diǎn)出發(fā)，分析其輸出信號(hào)中引起抖動(dòng)誤碼脈沖的原因。根據(jù)編碼器兩相輸出信號(hào)(A相、B相)不能同時(shí)跳變的特點(diǎn)，設(shè)計(jì)了一種高精度抗抖動(dòng)二倍頻電路，能有效濾除信號(hào)的干擾脈沖。

  • 基于FPGA的彩色圖像Bayer變換實(shí)現(xiàn)

    利用飛速發(fā)展的FPGA技術(shù)，在圖像采集前端實(shí)現(xiàn)Bayer插值變換。比較了常用的3種插值方法，選用計(jì)算復(fù)雜度較高但圖像質(zhì)量最佳的Optimal Recovery方法。采用Lattice的FPGA芯片LFECP2-M50，實(shí)現(xiàn)1 208×1 024圖像，12 f／s，實(shí)時(shí)Bayer轉(zhuǎn)換。給出了實(shí)時(shí)采集圖像結(jié)果，顯示了插值變換前的原始圖像，計(jì)算了變換后圖像的峰值信噪比PSNR。

  • 基于FPGA的自適應(yīng)譜線增強(qiáng)系統(tǒng)設(shè)計(jì)

    在此基于Altera公司的現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片EP2C8F256C6,采用最小均方算法設(shè)計(jì)了自適應(yīng)譜線增強(qiáng)(ALE)處理系統(tǒng)。以FPGA為處理核心,實(shí)現(xiàn)數(shù)據(jù)采樣控制、數(shù)據(jù)延時(shí)控制、LMS核心算法和輸出存儲(chǔ)控制等。充分利用FPGA高速的數(shù)據(jù)處理能力和豐富的片內(nèi)乘法器,設(shè)計(jì)了LMS算法的流水線結(jié)構(gòu),保證整個(gè)系統(tǒng)具有高的數(shù)據(jù)吞吐能力和處理速度。并且通過編寫相應(yīng)的VHDL程序在QuartusⅡ軟件上進(jìn)行仿真,仿真結(jié)果表明該設(shè)計(jì)可以快速、準(zhǔn)確地實(shí)現(xiàn)自適應(yīng)譜線增強(qiáng)。

  • 基于FPGA的移位寄存器流水線結(jié)構(gòu)FFT處理器設(shè)計(jì)與實(shí)現(xiàn)

    設(shè)計(jì)實(shí)現(xiàn)了基于FPGA的256點(diǎn)定點(diǎn)FFT處理器。處理器以基-2算法為基礎(chǔ)，通過采用高效的兩路輸入移位寄存器流水線結(jié)構(gòu)，有效提高了碟形運(yùn)算單元的運(yùn)算效率，減少了寄存器資源的使用，提高了最大工作頻率，增大了數(shù)據(jù)吞吐量，并且使得處理器具有良好的可擴(kuò)展性。詳細(xì)描述了具體設(shè)計(jì)的算法結(jié)構(gòu)和各個(gè)模塊的實(shí)現(xiàn)。設(shè)計(jì)采用Verilog HDL作為硬件描述語言，采用QuartusⅡ設(shè)計(jì)仿真工具進(jìn)行設(shè)計(jì)、綜合和仿真，仿真結(jié)果表明，處理器工作頻率為72 MHz，是一種高效的FFT處理器IP核。

  • 低功耗、帶有6.375-Gbps收發(fā)器的FPGA（Altera）

    Altera公司日前宣布，進(jìn)一步增強(qiáng)了Arria® II GX FPGA，它具有6.375-Gbps收發(fā)器，支持1.25-Gbps LVDS，而且增加了Arria II GZ FPGA型器件，拓展了該系列產(chǎn)品。40-nm Arria II系列是目前發(fā)售的功耗最低的6-Gbps收發(fā)

  • 基于FPGA和DDS技術(shù)的正弦信號(hào)發(fā)生器設(shè)計(jì)

    該系統(tǒng)由FPGA、單片機(jī)控制模塊、鍵盤、LED顯示組成，采用直接數(shù)字頻率合成(DDS)，D／A以及實(shí)時(shí)計(jì)算波形值等技術(shù)，設(shè)計(jì)出具有頻率設(shè)置功能，頻率步進(jìn)為100 Hz，頻率范圍為1 kHz～10 MHz之間正弦信號(hào)發(fā)生器。該系統(tǒng)的頻率范圍寬，步進(jìn)小，頻率精度較高。

  • 基于FPGA的PPM調(diào)制解調(diào)系統(tǒng)設(shè)計(jì)

    光通信技術(shù)的蓬勃發(fā)展對(duì)調(diào)制解調(diào)技術(shù)提出了更高的要求，脈沖位置調(diào)制(PPM)有較高的平均功率利用率，傳輸速率以及較強(qiáng)的抗干擾能力，能夠很好地滿足實(shí)際需求。從脈沖位置調(diào)制的基本原理出發(fā)，基于FPGA對(duì)PPM調(diào)制解調(diào)系統(tǒng)進(jìn)行設(shè)計(jì)，特別是對(duì)PPM的幀同步進(jìn)行詳細(xì)說明，并用Verilog HDL語言對(duì)系統(tǒng)進(jìn)行時(shí)序仿真，驗(yàn)證了設(shè)計(jì)的正確性。

  • 基于FPGA的RGB到Y(jié)CrCb顏色空間轉(zhuǎn)換

    RGB基于三基色原理，顏色實(shí)現(xiàn)簡(jiǎn)單，在計(jì)算機(jī)、電視機(jī)顯示系統(tǒng)中應(yīng)用廣泛，YCrCb將顏色的亮度信號(hào)與色度信號(hào)分離，易于實(shí)現(xiàn)壓縮，方便傳輸和處理。在視頻壓縮、傳輸?shù)葢?yīng)用中經(jīng)常需要實(shí)現(xiàn)RGB與YCbCr顏色空間的相互變換。這里推導(dǎo)出一種適合在FPGA上實(shí)現(xiàn)從RGB到Y(jié)CbCr。顏色空間變換的新算法，采用單片F(xiàn)PGA完成電路設(shè)計(jì)，利用FPGA內(nèi)嵌DSP核實(shí)現(xiàn)乘法運(yùn)算，提高了轉(zhuǎn)換算法的運(yùn)行速度。

  • 基于FPGA的彩色圖像Bayer變換實(shí)現(xiàn)

    利用飛速發(fā)展的FPGA技術(shù)，在圖像采集前端實(shí)現(xiàn)Bayer插值變換。比較了常用的3種插值方法，選用計(jì)算復(fù)雜度較高但圖像質(zhì)量最佳的Optimal Recovery方法。采用Lattice的FPGA芯片LFECP2-M50，實(shí)現(xiàn)1 208×1 024圖像，12 f／s，實(shí)時(shí)Bayer轉(zhuǎn)換。給出了實(shí)時(shí)采集圖像結(jié)果，顯示了插值變換前的原始圖像，計(jì)算了變換后圖像的峰值信噪比PSNR。

  • 基于FPGA的自適應(yīng)譜線增強(qiáng)系統(tǒng)設(shè)計(jì)

    在此基于Altera公司的現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片EP2C8F256C6,采用最小均方算法設(shè)計(jì)了自適應(yīng)譜線增強(qiáng)(ALE)處理系統(tǒng)。以FPGA為處理核心,實(shí)現(xiàn)數(shù)據(jù)采樣控制、數(shù)據(jù)延時(shí)控制、LMS核心算法和輸出存儲(chǔ)控制等。充分利用FPGA高速的數(shù)據(jù)處理能力和豐富的片內(nèi)乘法器,設(shè)計(jì)了LMS算法的流水線結(jié)構(gòu),保證整個(gè)系統(tǒng)具有高的數(shù)據(jù)吞吐能力和處理速度。并且通過編寫相應(yīng)的VHDL程序在QuartusⅡ軟件上進(jìn)行仿真,仿真結(jié)果表明該設(shè)計(jì)可以快速、準(zhǔn)確地實(shí)現(xiàn)自適應(yīng)譜線增強(qiáng)。

  • 基于FPGA和DDS技術(shù)的正弦信號(hào)發(fā)生器設(shè)計(jì)

    該系統(tǒng)由FPGA、單片機(jī)控制模塊、鍵盤、LED顯示組成，采用直接數(shù)字頻率合成(DDS)，D／A以及實(shí)時(shí)計(jì)算波形值等技術(shù)，設(shè)計(jì)出具有頻率設(shè)置功能，頻率步進(jìn)為100 Hz，頻率范圍為1 kHz～10 MHz之間正弦信號(hào)發(fā)生器。該系統(tǒng)的頻率范圍寬，步進(jìn)小，頻率精度較高。

  • 基于DSP與FPGA的全姿態(tài)指引儀的設(shè)計(jì)

    　本文設(shè)計(jì)了基于DSP與FPGA的系統(tǒng)結(jié)構(gòu)，采用了軟硬件填充的圖形處理方法，先由DSP軟件完成圖形輪廓生成，然后FPGA硬件圖形處理器根據(jù)圖形輪廓完成耗時(shí)的圖形填充，使系統(tǒng)在實(shí)時(shí)性方面取得了很好的效果并使得系統(tǒng)運(yùn)算

  • 基于DSP與FPGA的全姿態(tài)指引儀的設(shè)計(jì)

    基于DSP與FPGA的全姿態(tài)指引儀的設(shè)計(jì)

  • 基于FPGA的RGB到Y(jié)CrCb顏色空間轉(zhuǎn)換

    RGB基于三基色原理，顏色實(shí)現(xiàn)簡(jiǎn)單，在計(jì)算機(jī)、電視機(jī)顯示系統(tǒng)中應(yīng)用廣泛，YCrCb將顏色的亮度信號(hào)與色度信號(hào)分離，易于實(shí)現(xiàn)壓縮，方便傳輸和處理。在視頻壓縮、傳輸?shù)葢?yīng)用中經(jīng)常需要實(shí)現(xiàn)RGB與YCbCr顏色空間的相互變換。這里推導(dǎo)出一種適合在FPGA上實(shí)現(xiàn)從RGB到Y(jié)CbCr。顏色空間變換的新算法，采用單片F(xiàn)PGA完成電路設(shè)計(jì)，利用FPGA內(nèi)嵌DSP核實(shí)現(xiàn)乘法運(yùn)算，提高了轉(zhuǎn)換算法的運(yùn)行速度。

  • 基于FPGA平臺(tái)的抗DPA攻擊電路級(jí)防護(hù)技術(shù)研究

    隨著現(xiàn)場(chǎng)可編程門陣列(FPGA)，芯片在安全領(lǐng)域上的廣泛應(yīng)用，有關(guān)FPGA密碼芯片的抗(DPA)研究也越來越受關(guān)注，但目前的研究成果大多針對(duì)智能卡的安全防護(hù)。在研究各種電路級(jí)安全防護(hù)技術(shù)的基礎(chǔ)上，采用硬件宏的方法將雙軌和預(yù)充電技術(shù)應(yīng)用于FPGA芯片的數(shù)據(jù)加密標(biāo)準(zhǔn)算法(DES)硬件結(jié)構(gòu)，通過DPA攻擊實(shí)驗(yàn)后發(fā)現(xiàn)，未加防護(hù)措施的DES加密系統(tǒng)難以抵御DPA攻擊，而加防護(hù)措施的加密系統(tǒng)具有抗DPA攻擊的能力。

  • 中國的"技術(shù)圈"

    技術(shù)在社會(huì)公眾的眼里，往往很神秘。但是在中國特定的人群中，技術(shù)也可以成為輕松的聊天話題。 　　 　　舉個(gè)例子，在葡萄的許多文章中，談到技術(shù)，經(jīng)常就可以發(fā)現(xiàn)這種神秘感。例如主席居住的象計(jì)算機(jī)陣列的房子。

  • Quartus® II開發(fā)軟件10.0版（Altera）

    Altera公司今天宣布推出可編程邏輯業(yè)界的頂級(jí)軟件Quartus® II開發(fā)軟件10.0版，為其CPLD、FPGA以及HardCopy® ASIC設(shè)計(jì)提供最高的性能和生產(chǎn)效率。Quartus II軟件10.0版可以為高密度設(shè)計(jì)提供比主要競(jìng)爭(zhēng)對(duì)手快2

  • 基于FPGA控制的溫度檢測(cè)無線發(fā)射接收系統(tǒng)

    摘要：本文介紹基于FPGA控制的溫度檢測(cè)無線發(fā)射接收系統(tǒng)。本系統(tǒng)采甩EPlKl000C208-3作為控制核心，系統(tǒng)比較溫度是否超出人體最佳溫度范圍，如果過高則發(fā)出降溫信號(hào)，如果過低則發(fā)出升溫信號(hào)；得出需要加溫還是降溫的

  • 基于FPGA的任意波形發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)

    摘要：本文提出了一種基于可編程邏輯器件(FPGA)芯片EP2C20F484的任意波形發(fā)生器的設(shè)計(jì)方法。完成了在FPGA的控制下，USB接口控制模塊、SRAM控制模塊、DA轉(zhuǎn)換模塊等協(xié)同工作的硬件設(shè)計(jì)、固件設(shè)計(jì)以及軟件設(shè)計(jì)，并給出了