通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter,UART)是數(shù)字通信領(lǐng)域流行和廣泛使用的一種接口設(shè)備,主要用來(lái)控制符合RS 232-C協(xié)議的計(jì)算機(jī)與串行設(shè)備間的通信。普通串行外設(shè)和計(jì)算機(jī)間的通信,一般使
摘 要 為了滿足存儲(chǔ)網(wǎng)絡(luò)和下一代航空電子系統(tǒng)對(duì)光纖通道網(wǎng)絡(luò)的需求,提出了一種新的光纖通道網(wǎng)絡(luò)接口控制芯片的設(shè)計(jì)方案。用 Verilog實(shí)現(xiàn)了接口控制芯片的RTL設(shè)計(jì)并完成了功能仿真和驗(yàn)證,通過(guò)嵌入式PowerPC完成了接
對(duì)于初學(xué)者來(lái)說(shuō),要學(xué)的知識(shí)點(diǎn)很多,到底從哪里下手,人們常常感到非常迷茫。大一學(xué)生先從C語(yǔ)言開(kāi)始入門(mén),在大一階段由于對(duì)計(jì)算機(jī)還非常陌生,因此不可能寫(xiě)出一個(gè)具有完整圖形界面的軟件,重點(diǎn)以“與硬件無(wú)關(guān)的計(jì)算方
FPGA的光纖通道接口控制芯片設(shè)計(jì)
給大學(xué)生學(xué)習(xí)ARM與FPGA的建議
給大學(xué)生學(xué)習(xí)ARM與FPGA的建議
給大學(xué)生學(xué)習(xí)ARM與FPGA的建議
0 引 言 無(wú)線通信技術(shù)和視頻壓縮技術(shù)的迅速發(fā)展,使得無(wú)線視頻傳輸成為人們研究的熱點(diǎn)。無(wú)線視頻傳輸具有數(shù)據(jù)量大,實(shí)時(shí)性要求高,無(wú)線信道資源有限的特點(diǎn)。新一代的視頻壓縮標(biāo)準(zhǔn)H.264結(jié)合專用視頻DSF芯片可
摘 要:H.264作為最新的視頻編碼標(biāo)準(zhǔn)具有很高的壓縮性能,對(duì)它的研究具有重要的意義。根據(jù)H.264的變換量化算法設(shè)計(jì)一種基于FPGA的高性能變換量化處理結(jié)構(gòu),該結(jié)構(gòu)采用流水線操作和分時(shí)復(fù)用技術(shù)。結(jié)果顯示,該設(shè)計(jì)
摘要:由于直流電機(jī)具有速度易控制,精度和效率高,能在寬范圍內(nèi)實(shí)現(xiàn)平滑調(diào)速等特點(diǎn)而在冶金、機(jī)械加工制造等行業(yè)中得到廣泛應(yīng)用。該設(shè)計(jì)采用FPGA作為直流電機(jī)的控制器件,負(fù)責(zé)信號(hào)處理,速度快、可靠性高。介紹直流
就像當(dāng)初“工業(yè)學(xué)大慶,農(nóng)業(yè)學(xué)大寨”一樣,現(xiàn)在全電子業(yè)都在學(xué)習(xí)“聯(lián)發(fā)科”模式。勝者為王,敗者為寇,聯(lián)發(fā)科Turn key方式的完勝讓所有的電子業(yè)者開(kāi)始反思自己的業(yè)務(wù)模式,并對(duì)自身的業(yè)務(wù)模式進(jìn)行改革。 在這種趨勢(shì)
Altera公司近日發(fā)佈了具有安全特性的低功率消耗新系列FPGA。新的Altera Cyclone III LS FPGA在單位元面積電路板上具有密度最大的邏輯、記憶體和DSP資源。這些元件是功率消耗最低的FPGA,200K邏輯單元(LE)的靜態(tài)功率
0 引 言 無(wú)線通信技術(shù)和視頻壓縮技術(shù)的迅速發(fā)展,使得無(wú)線視頻傳輸成為人們研究的熱點(diǎn)。無(wú)線視頻傳輸具有數(shù)據(jù)量大,實(shí)時(shí)性要求高,無(wú)線信道資源有限的特點(diǎn)。新一代的視頻壓縮標(biāo)準(zhǔn)H.264結(jié)合專用視頻DSF芯片可
繼續(xù)擴(kuò)大在低功耗解決方案上的領(lǐng)先優(yōu)勢(shì),Altera公司發(fā)布了具有安全特性的低功耗新系列FPGA。新的Altera® Cyclone® III LS FPGA在單位面積電路板上具有密度最大的邏輯、存儲(chǔ)器和DSP資源。這些器件是功耗最低的
l 前言 隨著ARM微處理器技術(shù)和現(xiàn)場(chǎng)可編程邏輯陣列技術(shù)(FPGA)的發(fā)展及其在手持式設(shè)備中的應(yīng)用,手持式設(shè)備低功耗、微型化的要求越來(lái)越高。作為必然趨勢(shì),節(jié)能將是未來(lái)手持式電子設(shè)備的必然特性,但是高效率和節(jié)能是
l 前言 隨著ARM微處理器技術(shù)和現(xiàn)場(chǎng)可編程邏輯陣列技術(shù)(FPGA)的發(fā)展及其在手持式設(shè)備中的應(yīng)用,手持式設(shè)備低功耗、微型化的要求越來(lái)越高。作為必然趨勢(shì),節(jié)能將是未來(lái)手持式電子設(shè)備的必然特性,但是高效率和節(jié)能是
繼續(xù)擴(kuò)大在低功耗解決方案上的領(lǐng)先優(yōu)勢(shì),Altera公司發(fā)布了具有安全特性的低功耗新系列FPGA。新的Altera® Cyclone® III LS FPGA在單位面積電路板上具有密度最大的邏輯、存儲(chǔ)器和DSP資源。這些器件是功耗最低的
針對(duì)傳統(tǒng)數(shù)據(jù)采集與處理系統(tǒng)存在運(yùn)算能力差,擴(kuò)展難度大等缺點(diǎn),采用CPLD/FPGA可編程邏輯器件、ARM32位嵌入式微處理器、FIFO存儲(chǔ)器、USB接口設(shè)計(jì)多功能的高速數(shù)據(jù)采集系統(tǒng),并設(shè)計(jì)出系統(tǒng)硬件結(jié)構(gòu)和軟件流程。該系統(tǒng)可實(shí)現(xiàn)對(duì)各種模擬信號(hào)的數(shù)據(jù)采集和處理,實(shí)用性強(qiáng),可靠性高,編程靈活,數(shù)據(jù)采集和傳輸速度快,具有很好的應(yīng)用和發(fā)展前景。
賽靈思公司(Xilinx, Inc.)宣布隆重推出賽靈思基礎(chǔ)目標(biāo)設(shè)計(jì)平臺(tái), 致力于加速基于其Virtex®-6 和 Spartan®-6 現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 的片上系統(tǒng) (SoC) 解決方案的開(kāi)發(fā)。這款基礎(chǔ)級(jí)目標(biāo)設(shè)計(jì)平臺(tái)在完全集成
由于無(wú)線信道具有易錯(cuò)、時(shí)變和帶限的特點(diǎn),視頻業(yè)務(wù)數(shù)據(jù)量大,對(duì)誤比特率要求高,針對(duì)這些特點(diǎn)設(shè)計(jì)一種基于ADSP-BF537的無(wú)線視頻系統(tǒng)。設(shè)計(jì)中運(yùn)用DSP+FPGA的方案,以ADSP-BF537為例,利用DSP動(dòng)態(tài)配置FPGA并與視頻服務(wù)器、FPGA進(jìn)行數(shù)據(jù)通信。測(cè)試證明,該系統(tǒng)在不同信噪比下誤碼率低,克服了無(wú)線信道傳輸易誤碼的缺點(diǎn),滿足了視頻傳輸對(duì)誤碼率的高要求。