FPGA

關(guān)注496人關(guān)注

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

專訪：Tektronix資深經(jīng)銷業(yè)務(wù)經(jīng)理吳俊賢

現(xiàn)在嵌入式電子產(chǎn)品設(shè)計(jì)過程是越來越複雜，從嵌入式晶片設(shè)計(jì)開始的微控制器和FPGA、到因應(yīng)PCB空間縮小降低連結(jié)成本的串列匯流排通訊設(shè)計(jì)、以及數(shù)位類比轉(zhuǎn)換和電源管理等，都會(huì)產(chǎn)生各類複雜混合的串列和並列數(shù)位訊號(hào)，

模擬
2009-08-05

TEKTRONIX 嵌入式示波器 FPGA
NI LabVIEW 2009將以新技術(shù)全力支援新興應(yīng)用

NI美商國家儀器發(fā)表LabVIEW 2009，此為最新版的圖形化系統(tǒng)設(shè)計(jì)平臺(tái)，適用於測(cè)試、控制，與嵌入式系統(tǒng)的開發(fā)。LabVIEW 2009將利用多核心系統(tǒng)，以新的虛擬技術(shù)簡(jiǎn)化平行硬體架構(gòu)的開發(fā)程序；同時(shí)更強(qiáng)化了編碼器與IP功能

模擬
2009-08-05

GPS LabVIEW NI FPGA
FPGA多接口功能在航姿計(jì)算機(jī)中的應(yīng)用

引言捷聯(lián)慣導(dǎo)中的航姿計(jì)算機(jī)實(shí)現(xiàn)數(shù)字平臺(tái)導(dǎo)航，需要在復(fù)雜運(yùn)算的同時(shí)還能夠高速、準(zhǔn)確地完成多種傳感器測(cè)量數(shù)據(jù)的采集以及航姿結(jié)果和系統(tǒng)狀態(tài)的傳送。通常的做法都是用一片或多片 DSP芯片來完成,但是當(dāng)數(shù)據(jù)接口較

數(shù)字電源
2009-08-04

接口計(jì)算機(jī) BSP FPGA
利用XPS工具快速生成Virtex FPGA的板級(jí)支持包

利用XPS工具快速生成Virtex FPGA的板級(jí)支持包

嵌入式軟件
2009-08-04

Virtex BSP PS FPGA
利用XPS工具快速生成Virtex FPGA的板級(jí)支持包

利用XPS工具快速生成Virtex FPGA的板級(jí)支持包

嵌入式教程
2009-08-04

Virtex BSP PS FPGA
一種基于FPGA／DSP的靈巧干擾平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

引言目前，通信干擾的手段以信號(hào)大功率壓制為主，本質(zhì)上屬于物理層能量干擾，存在效費(fèi)比低，且容易暴露自身目標(biāo)等缺點(diǎn)，而且隨著新的功率控制和信號(hào)處理技術(shù)的應(yīng)用，通信大功率壓制干擾手段的應(yīng)用遇到了瓶頸。

數(shù)字電源
2009-08-04

DSP SRAM BSP FPGA
在FPGA中實(shí)現(xiàn)源同步LVDS接收正確字對(duì)齊

在串行數(shù)據(jù)傳輸中，數(shù)據(jù)接收端需要一些特定的信息來恢復(fù)出正確的字邊界，以確定串行碼流中哪些比特屬于原始并行數(shù)據(jù)里的同一時(shí)鐘節(jié)拍里的數(shù)據(jù)，這一處理過程稱為字對(duì)齊(Word Aligner)。一些標(biāo)準(zhǔn)的協(xié)議會(huì)定義特殊的碼

電子設(shè)計(jì)自動(dòng)化
2009-08-03

解串器 LVDS STRATIX FPGA
基于FPGA的高速定點(diǎn)FFT算法的實(shí)現(xiàn)

引言快速傅里葉變換(FFT)作為計(jì)算和分析工具，在眾多學(xué)科領(lǐng)域(如信號(hào)處理、圖像處理、生物信息學(xué)、計(jì)算物理、應(yīng)用數(shù)學(xué)等)有著廣泛的應(yīng)用。在高速數(shù)字信號(hào)處理領(lǐng)域，如雷達(dá)信號(hào)處理，F(xiàn)FT的處理速度往往是整個(gè)

測(cè)試測(cè)量
2009-08-03

RAM BSP FFT算法 FPGA
FPGA動(dòng)態(tài)局部可重構(gòu)中基于TBUF總線宏設(shè)計(jì)

引言 FPGA動(dòng)態(tài)局部可重構(gòu)技術(shù)是指允許可重構(gòu)的器件或系統(tǒng)的一部分進(jìn)行重新配置，配置過程中其余部分的工作不受影響。動(dòng)態(tài)局部可重構(gòu)縮短了重構(gòu)的時(shí)間，減少了系統(tǒng)重構(gòu)的開銷，提高了系統(tǒng)的運(yùn)行效率。局部動(dòng)態(tài)

電子設(shè)計(jì)自動(dòng)化
2009-08-03

總線端口 BSP FPGA
基于FPGA的RFID板級(jí)標(biāo)簽設(shè)計(jì)與實(shí)現(xiàn)

引言射頻識(shí)別(Radio Frequency Identification，RFID)技術(shù)是一種新興的非接觸式自動(dòng)識(shí)別技術(shù)，在工業(yè)自動(dòng)化、商業(yè)自動(dòng)化、交通運(yùn)輸控制管理、防偽及軍事等眾多領(lǐng)域都有廣泛的應(yīng)用前景。它利用無線射頻方式進(jìn)行

汽車電子
2009-08-03

RFID 電子標(biāo)簽 BSP FPGA
基于FPGA的高速運(yùn)動(dòng)目標(biāo)單光幕測(cè)速系統(tǒng)設(shè)計(jì)

引言高速運(yùn)動(dòng)物體的物理狀態(tài)檢測(cè)分析一直以來都是一項(xiàng)重要的研究?jī)?nèi)容，特別是對(duì)于高速運(yùn)動(dòng)物體瞬時(shí)運(yùn)動(dòng)速度的檢測(cè)。這是瞬態(tài)過程及效應(yīng)物理研究中的一個(gè)有待發(fā)展的領(lǐng)域，可能會(huì)導(dǎo)致極端條件下的新物理效應(yīng)，

測(cè)試測(cè)量
2009-08-03

系統(tǒng)設(shè)計(jì) 測(cè)速系統(tǒng) BSP FPGA
基于嵌入式微處理器和FPGA的高精度測(cè)頻設(shè)計(jì)

基于嵌入式微處理器和FPGA的高精度測(cè)頻設(shè)計(jì)

嵌入式教程
2009-07-31

高精度嵌入式微處理器 BSP FPGA
基于EDA軟件和FPGA的IP核保護(hù)技術(shù)

隨著電路復(fù)雜性的增加，越來越多的設(shè)計(jì)者開始采用擁有知識(shí)產(chǎn)權(quán)的、設(shè)計(jì)良好的功能模塊來加快系統(tǒng)開發(fā)。因此，需要相應(yīng)的技術(shù)手段保護(hù)這些功能模塊不被非法復(fù)制、篡改或竊取。針對(duì)FPGA開發(fā)中的知識(shí)產(chǎn)權(quán)保護(hù)問題，提出一種結(jié)合EDA軟件和FPGA的IP(Intellectual Proterty)核保護(hù)方法，有效的防止IP核被竊取，以及防止最終在FPGA上實(shí)現(xiàn)設(shè)計(jì)的非法復(fù)制。

模擬
2009-07-31

IP核 EDA軟件 BSP FPGA
Altera 40-nm Arria II GX FPGA通過PCI-SIG的PCIe Express 2.0規(guī)范測(cè)試

Altera公司宣布，其40-nm Arria II GX FPGA符合PCI Express (PCIe) 2.0規(guī)范。器件成功通過了PCI-SIG實(shí)驗(yàn)室的PCI-SIG兼容性和通用性測(cè)試，現(xiàn)在名列PCI-SIG綜合供應(yīng)商名單中。Arria II GX FPGA的x8路配置支持PCIe Gen1

消費(fèi)電子
2009-07-31

Altera EXPRESS ARRIA FPGA
音頻信號(hào)分析儀

引言音頻信號(hào)分析儀利用頻譜分析原理來分析被測(cè)信號(hào)的頻率、頻譜及波形。常用的頻譜分析方法有：掃頻法、數(shù)字濾波法、FFT法。這里提出一種基于FFT方法的音頻信號(hào)分析儀設(shè)計(jì)方案，通過快速傅里葉變換(FFT)把被測(cè)

消費(fèi)電子
2009-07-30

音頻信號(hào)分析儀 FFT BSP FPGA
Altera ArriaII GX FPGA通過PCIe 2.0規(guī)范測(cè)試

Altera公司宣布，其40-nm Arria® II GX FPGA符合PCI Express® (PCIe®) 2.0規(guī)范。器件成功通過了PCI-SIG實(shí)驗(yàn)室的PCI-SIG®兼容性和通用性測(cè)試，現(xiàn)在名列PCI-SIG綜合供應(yīng)商名單中。Arria II GX FPGA的x

電子設(shè)計(jì)自動(dòng)化
2009-07-29

Altera PCIE ARRIA FPGA
賽靈思Virtex-6 FPGA兼容PCI Express 2.0標(biāo)準(zhǔn)

賽靈思公司（Xilinx ）宣布其最新一代Virtex®-6 FPGA系列兼容PCI Express® 2.0標(biāo)準(zhǔn)，與前一代產(chǎn)品系列相比功耗降低50%，與競(jìng)爭(zhēng)產(chǎn)品相比性能提高15%。在Virtex-6 FPGA中集成的第二代PCIe®模塊已經(jīng)通過了1

電子設(shè)計(jì)自動(dòng)化
2009-07-28

PCI 賽靈思 EXPRESS FPGA

首頁上一頁 305 306 307 308 309 310 311 312 313 314 下一頁尾頁

suiwq
lux169
1094956558
kingun
hxx001
躍遷
shilingdao2005
ankerd
尋夢(mèng)者在路上
555ter4yrthtr0
落葉行健ywm
賽元MCU3
6551130
flyleopard
sxhhhjicbb
shyan2812
williamfang
woody96
hanfly
酷洵軟件

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

專訪：Tektronix資深經(jīng)銷業(yè)務(wù)經(jīng)理吳俊賢

NI LabVIEW 2009將以新技術(shù)全力支援新興應(yīng)用

FPGA多接口功能在航姿計(jì)算機(jī)中的應(yīng)用

利用XPS工具快速生成Virtex FPGA的板級(jí)支持包

利用XPS工具快速生成Virtex FPGA的板級(jí)支持包

一種基于FPGA／DSP的靈巧干擾平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

在FPGA中實(shí)現(xiàn)源同步LVDS接收正確字對(duì)齊

基于FPGA的高速定點(diǎn)FFT算法的實(shí)現(xiàn)

FPGA動(dòng)態(tài)局部可重構(gòu)中基于TBUF總線宏設(shè)計(jì)

基于FPGA的RFID板級(jí)標(biāo)簽設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的高速運(yùn)動(dòng)目標(biāo)單光幕測(cè)速系統(tǒng)設(shè)計(jì)

基于嵌入式微處理器和FPGA的高精度測(cè)頻設(shè)計(jì)

基于EDA軟件和FPGA的IP核保護(hù)技術(shù)

Altera 40-nm Arria II GX FPGA通過PCI-SIG的PCIe Express 2.0規(guī)范測(cè)試

音頻信號(hào)分析儀

Altera ArriaII GX FPGA通過PCIe 2.0規(guī)范測(cè)試

賽靈思Virtex-6 FPGA兼容PCI Express 2.0標(biāo)準(zhǔn)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(496人)

熱門活動(dòng)

課程視頻