FPGA

關(guān)注443人關(guān)注

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

基于FPGA的多通道同步數(shù)據(jù)采集存儲(chǔ)系統(tǒng)

1 引言在現(xiàn)代信號(hào)處理系統(tǒng)中，多通道數(shù)據(jù)采集存儲(chǔ)系統(tǒng)廣泛應(yīng)用于各種商用以及工業(yè)領(lǐng)域中，特別是在艦上系統(tǒng)、彈上設(shè)備及艦上部分系統(tǒng)中，往往產(chǎn)生寬帶信號(hào)或上升沿下降沿較陡的模擬信號(hào)。對(duì)這樣的模擬信號(hào)往往

電子設(shè)計(jì)自動(dòng)化
2009-09-03

FPGA 同步數(shù)據(jù)采集存儲(chǔ)系統(tǒng) BSP
基于FPGA的兩路視頻同步播放系統(tǒng)的設(shè)計(jì)

1、引言如圖 1所示，兩臺(tái)攝像機(jī)C1、C2分別對(duì)具有部分重疊區(qū)域的景物進(jìn)行拍攝。在 t1時(shí)刻拍攝，得到了圖像A1、B1；在下一時(shí)刻t2，得到了圖像A2、B2。在同一屏幕上重現(xiàn)原圖像時(shí)，必須保證兩個(gè)播放器依次同時(shí)播放圖

電子設(shè)計(jì)自動(dòng)化
2009-09-02

視頻信號(hào) UPD FPGA BSP
基于FPGA的DES加密算法的高性能實(shí)現(xiàn)

在分析DES算法原理的基礎(chǔ)上，詳細(xì)闡述一種基于VHDL描述、FPGA實(shí)現(xiàn)的DES加密算法系統(tǒng)的設(shè)計(jì)和仿真結(jié)果。該系統(tǒng)采用了一種基于子密鑰預(yù)先計(jì)算的新型流水線設(shè)計(jì)方案，克服了傳統(tǒng)DES流水線實(shí)現(xiàn)方式的缺點(diǎn)，使系統(tǒng)的密鑰可動(dòng)態(tài)刷新．并在硬件資源消耗有所降低的情況下，進(jìn)一步提高系統(tǒng)的處理速度，系統(tǒng)最高時(shí)鐘頻率為222．77 MHz．信息加密的速度為14．26 Gb／s，是最快軟件實(shí)現(xiàn)方式的112倍。同時(shí)系統(tǒng)還具有設(shè)計(jì)靈活，可靠性高，可重用性強(qiáng)．升級(jí)方便等特點(diǎn)。

模擬
2009-09-01

寄存器 DES加密算法 FPGA BSP
基于單片機(jī)和FPGA的多功能計(jì)數(shù)器的設(shè)計(jì)

1 引言頻率、周期、相位是交流信號(hào)的3大要素。一般情況下，分析交流信號(hào)需研究其頻率與相位，而周期可直接由頻率計(jì)算。對(duì)于正弦信號(hào)的頻率、相位測(cè)量準(zhǔn)確度的要求不斷提高，而隨著電子技術(shù)的發(fā)展，對(duì)其測(cè)量方法

單片機(jī)
2009-09-01

基于單片機(jī) 多功能計(jì)數(shù)器 FPGA BSP
專訪：NI行銷部技術(shù)經(jīng)理吳維翰

當(dāng)前處理器架構(gòu)已從以往單核心進(jìn)入多核心處理器階段，多核心處理器可協(xié)助測(cè)試、控制，與設(shè)計(jì)工程師，建立更高效能的系統(tǒng)並解決複雜的問題。不過(guò)多核心處理器也隨之帶來(lái)新的軟體挑戰(zhàn)，如何有效利用並發(fā)揮多核心硬體資

模擬
2009-08-31

LabVIEW NI COMPACTRIO FPGA
發(fā)揮LabVIEW量測(cè)圖形化設(shè)計(jì)優(yōu)勢(shì)提升多核心系統(tǒng)軟硬體應(yīng)用效能

當(dāng)前處理器架構(gòu)已從以往單核心進(jìn)入多核心處理器階段，多核心處理器可協(xié)助測(cè)試、控制，與設(shè)計(jì)工程師，建立更高效能的系統(tǒng)並解決複雜的問題。不過(guò)多核心處理器也隨之帶來(lái)新的軟體挑戰(zhàn)，如何有效利用並發(fā)揮多核心硬體資

模擬
2009-08-31

LabVIEW NI COMPACTRIO FPGA
基于FPGA的數(shù)字下變頻設(shè)計(jì)與實(shí)現(xiàn)

在擴(kuò)頻通信中，數(shù)字下變頻（DDC）是一種很重要的技術(shù)，它包括數(shù)字混頻器、數(shù)控振蕩器以及數(shù)字濾波器三部分。而傳統(tǒng)的DDC大多采用專用芯片，雖然其外圍電路簡(jiǎn)單、功能實(shí)現(xiàn)容易控制，但其大部分功能已經(jīng)固化，存在兼容

電子設(shè)計(jì)自動(dòng)化
2009-08-31

下變頻 HZ FPGA BSP
基于FPGA的正交數(shù)字混頻器中數(shù)控振蕩器的設(shè)計(jì)與實(shí)現(xiàn)

要CORDIC(COordination Rotation DIgital Computer)算法實(shí)現(xiàn)正交數(shù)字混頻器中的數(shù)控振蕩器的方法。首先推導(dǎo)了算法產(chǎn)生正余弦信號(hào)的實(shí)現(xiàn)過(guò)程,然后給出了在中設(shè)計(jì)數(shù)控振蕩器的頂層電路結(jié)構(gòu),并根據(jù)算法特點(diǎn)在設(shè)計(jì)中引入

電子設(shè)計(jì)自動(dòng)化
2009-08-31

振蕩器數(shù)控 FPGA BSP
基于FPGA的數(shù)字下變頻設(shè)計(jì)與實(shí)現(xiàn)

在擴(kuò)頻通信中，數(shù)字下變頻（DDC）是一種很重要的技術(shù)，它包括數(shù)字混頻器、數(shù)控振蕩器以及數(shù)字濾波器三部分。而傳統(tǒng)的DDC大多采用專用芯片，雖然其外圍電路簡(jiǎn)單、功能實(shí)現(xiàn)容易控制，但其大部分功能已經(jīng)固化，存在兼容

數(shù)字電源
2009-08-28

下變頻 HZ FPGA BSP
基于FPGA的直接數(shù)字頻率合成技術(shù)設(shè)計(jì)

直接數(shù)字頻率合成（ＤｉｒｅｃｔＤｉｇｉｔａｌＦｒａｑｕｅｎｃｙＳｙｎ-ｔｈｅｓｉｓ?即ＤＤＦＳ，一般簡(jiǎn)稱ＤＤＳ）是從相位概念出發(fā)直接合成所需波形的一種新的頻率合成技術(shù)。它在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、相位

電子設(shè)計(jì)自動(dòng)化
2009-08-28

直接數(shù)字頻率合成相位調(diào)制 FPGA BSP
FPGA格局難改新興企業(yè)勝算幾何？

全球FPGA(現(xiàn)場(chǎng)可編程門陣列)產(chǎn)業(yè)競(jìng)爭(zhēng)的基調(diào)是雙雄爭(zhēng)霸。據(jù)統(tǒng)計(jì)，2008年賽靈思和Altera兩家公司的銷售收入已占可編程器件行業(yè)整體銷售收入的87%。不過(guò)，由于該行業(yè)具有較高的收益率，因此不斷有新興企業(yè)加入競(jìng)爭(zhēng)行列。

電子設(shè)計(jì)自動(dòng)化
2009-08-27

SoC EDA IC設(shè)計(jì) FPGA
基于FPGA的VGA時(shí)序彩條信號(hào)實(shí)現(xiàn)

0 引言利用現(xiàn)場(chǎng)可編程邏輯器件產(chǎn)生VGA時(shí)序信號(hào)和彩條圖像信號(hào)，并將其作為信號(hào)源，應(yīng)用于電視機(jī)或計(jì)算機(jī)等彩色顯示器的電路開發(fā)，方便彩色顯示器驅(qū)動(dòng)控制電路的調(diào)試。計(jì)算機(jī)顯示器的顯示有許多標(biāo)準(zhǔn)，常見的有

電子設(shè)計(jì)自動(dòng)化
2009-08-26

信號(hào) 時(shí)序 VGA FPGA
在Virtex-5 FPGA中使用CRC硬模塊

　數(shù)據(jù)損壞是與數(shù)據(jù)傳輸和存儲(chǔ)有關(guān)的首要問題。只要是在通道上傳輸數(shù)據(jù)，就總會(huì)有出現(xiàn)某些錯(cuò)誤的有限概率。關(guān)鍵是接收模塊要能區(qū)分無(wú)錯(cuò)消息和有錯(cuò)消息。檢錯(cuò)有多種方法，其中大多數(shù)都是專門為此目的引入冗余位。數(shù)

電子設(shè)計(jì)自動(dòng)化
2009-08-26

發(fā)射器 CRC VIRTEX-5 FPGA
NI發(fā)布“2009年自動(dòng)化測(cè)試領(lǐng)域的發(fā)展趨勢(shì)”

30多年來(lái)，美國(guó)國(guó)家儀器（National Instruments）一直致力于為工程師和科學(xué)家們提供一個(gè)通用的軟硬件平臺(tái)，用于科技應(yīng)用和工程創(chuàng)新。伴隨著測(cè)試需求的多樣化和復(fù)雜化，這種以軟件為核心的測(cè)試策略正逐漸成為行業(yè)主流

消費(fèi)電子
2009-08-26

集成自動(dòng)化測(cè)試 NI FPGA
基于FPGA的高速A／D轉(zhuǎn)換芯片ADC08D1000應(yīng)用

0 引言美國(guó)國(guó)家半導(dǎo)體公司的超高速ADC-ADC08D1000是一款高性能的模／數(shù)轉(zhuǎn)換芯片。它具有雙通道結(jié)構(gòu)，每個(gè)通道的最大采樣率可達(dá)到1．6 GHz，并能達(dá)到8位的分辨率；采用雙通道“互插”模式時(shí)，采樣速率可達(dá)2 GS

顯示光電
2009-08-25

轉(zhuǎn)換芯片 ADC D轉(zhuǎn)換 FPGA
基于FPGA的64點(diǎn)FFT處理器設(shè)計(jì)

0 引言 DFT作為DSP領(lǐng)域中時(shí)域和頻域轉(zhuǎn)換的基本運(yùn)算，存在運(yùn)算量太大的缺點(diǎn)，導(dǎo)致其應(yīng)用受到局限。 DFT快速算法FFT的提出，簡(jiǎn)化了DFT的運(yùn)算過(guò)程，使其在實(shí)時(shí)信號(hào)處理領(lǐng)域中得到廣泛應(yīng)用。FFT實(shí)現(xiàn)的方法包括軟件

電子設(shè)計(jì)自動(dòng)化
2009-08-25

運(yùn)算器 FFT處理器 FPGA BSP
基于FPGA的神經(jīng)元自適應(yīng)PID控制器設(shè)計(jì)

引言迄今為止，PID控制器因其具有結(jié)構(gòu)簡(jiǎn)單、容易實(shí)現(xiàn)等特點(diǎn)，仍是實(shí)際工業(yè)過(guò)程中廣泛采用的一種比較有效的控制方法。但當(dāng)被控對(duì)象存在非線性和時(shí)變特性時(shí)，傳統(tǒng)的PID 控制器往往難以獲得滿意的控制效果。神經(jīng)網(wǎng)絡(luò)以

電子設(shè)計(jì)自動(dòng)化
2009-08-25

單神經(jīng)元控制器設(shè)計(jì) 自適應(yīng)PID控制器 FPGA

首頁(yè) 上一頁(yè) 300 301 302 303 304 305 306 307 308 309 下一頁(yè) 尾頁(yè)

hjl2832
火焰舞者
happde
happde
wcg13537439710
fanguang2003
劍圣灬哥
lixiangyu808
MinMinMin
htjxianjian
GB20
天命風(fēng)流
小小Lotous
m564522634
SerenityPjb
HDIY
yangsong901123
lghtjpu
mamahuhu1
hufuju

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

基于FPGA的多通道同步數(shù)據(jù)采集存儲(chǔ)系統(tǒng)

基于FPGA的兩路視頻同步播放系統(tǒng)的設(shè)計(jì)

基于FPGA的DES加密算法的高性能實(shí)現(xiàn)

基于單片機(jī)和FPGA的多功能計(jì)數(shù)器的設(shè)計(jì)

專訪：NI行銷部技術(shù)經(jīng)理吳維翰

發(fā)揮LabVIEW量測(cè)圖形化設(shè)計(jì)優(yōu)勢(shì)提升多核心系統(tǒng)軟硬體應(yīng)用效能

基于FPGA的數(shù)字下變頻設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的正交數(shù)字混頻器中數(shù)控振蕩器的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的數(shù)字下變頻設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的直接數(shù)字頻率合成技術(shù)設(shè)計(jì)

FPGA格局難改新興企業(yè)勝算幾何？

基于FPGA的VGA時(shí)序彩條信號(hào)實(shí)現(xiàn)

在Virtex-5 FPGA中使用CRC硬模塊

NI發(fā)布“2009年自動(dòng)化測(cè)試領(lǐng)域的發(fā)展趨勢(shì)”

基于FPGA的高速A／D轉(zhuǎn)換芯片ADC08D1000應(yīng)用

基于FPGA的64點(diǎn)FFT處理器設(shè)計(jì)

基于FPGA的神經(jīng)元自適應(yīng)PID控制器設(shè)計(jì)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(443人)

熱門活動(dòng)

課程視頻