FPGA
-
基于FPGA的可配置通信平臺設(shè)計(jì)
本文設(shè)計(jì)了一種基于FPGA的、通用可配置的通信開發(fā)與測試平臺。針對不同信道編碼和調(diào)制方式的組合，通過采用實(shí)時軟硬件重構(gòu)技術(shù)，該平臺可以在短期內(nèi)完成相應(yīng)通信系統(tǒng)的構(gòu)建、驗(yàn)證和配置。
-
基于FPGA的數(shù)字閉環(huán)光纖陀螺儀模擬表頭設(shè)計(jì)
本文設(shè)計(jì)了一種基于FPGA的光纖陀螺儀模擬表頭及其測試系統(tǒng)，能有效地檢測調(diào)制解調(diào)電路的性能。
-
基于FPGA的數(shù)字閉環(huán)光纖陀螺儀模擬表頭設(shè)計(jì)
本文設(shè)計(jì)了一種基于FPGA的光纖陀螺儀模擬表頭及其測試系統(tǒng)，能有效地檢測調(diào)制解調(diào)電路的性能。
-
基于FPGA的數(shù)字閉環(huán)光纖陀螺儀模擬表頭設(shè)計(jì)
本文設(shè)計(jì)了一種基于FPGA的光纖陀螺儀模擬表頭及其測試系統(tǒng)，能有效地檢測調(diào)制解調(diào)電路的性能。
-
我成功求職緯創(chuàng)的經(jīng)歷
-
利用Freeze技術(shù)的FPGA實(shí)現(xiàn)低功耗設(shè)計(jì)
由于更嚴(yán)格的功耗限制、規(guī)范和標(biāo)準(zhǔn)要求，系統(tǒng)設(shè)計(jì)師現(xiàn)在比什么時候都關(guān)注功耗問題。
-
FPGA奔向45納米
-
基于FPGA的計(jì)算機(jī)防視頻信息泄漏系統(tǒng)設(shè)計(jì)
假如顯示終端為數(shù)字微鏡DMD(Digital MicromirrorDevice)顯示器。該顯示器將計(jì)算機(jī)每個像素點(diǎn)的圖像信號經(jīng)過數(shù)字光處理DLP(Digital Light Processing)后，存入SDRAM雙向緩存器，當(dāng)一幀圖像接收完畢時，內(nèi)部數(shù)據(jù)處理電路同時激發(fā)各像素點(diǎn)對應(yīng)的微鏡運(yùn)動，完成一幀圖像的顯示。
-
基于FPGA+PCI的并行計(jì)算平臺實(shí)現(xiàn)
本文提出了一種基于FPGA的適合大規(guī)模數(shù)字信號處理的并行處理結(jié)構(gòu)，利用CORE的可置換性，可以針對不同應(yīng)用的數(shù)字運(yùn)算設(shè)計(jì)不同的CORE，系統(tǒng)通用性的特點(diǎn)非常顯著。
-
基于FPGA的32Kbit/s CVSD語音編解碼器的實(shí)現(xiàn)
筆者結(jié)合FPGA的靈活性、強(qiáng)大的數(shù)字信號處理能力、較短的開發(fā)周期，提出了基于FPGA的32 Kbit/s CVSD語音編解碼器。
-
FPGA助力高端存儲器接口設(shè)計(jì)
基于FPGA、ASIC和ASSP控制器的設(shè)計(jì)所采用的傳統(tǒng)方法是使用鎖相環(huán)或延遲鎖定環(huán)電路，以保證在源時鐘和用于捕捉數(shù)據(jù)的時鐘間具有固定的相移或延時。
-
基于FPGA的32Kbit/s CVSD語音編解碼器的實(shí)現(xiàn)
筆者結(jié)合FPGA的靈活性、強(qiáng)大的數(shù)字信號處理能力、較短的開發(fā)周期，提出了基于FPGA的32 Kbit/s CVSD語音編解碼器。
-
基于FPGA的TDI－CCD時序電路的設(shè)計(jì)
文中較為詳細(xì)地介紹了TDI-CCD的結(jié)構(gòu)和工作原理，并根據(jù)工程項(xiàng)目所使用的IL－E2 TDI-CCD的特性，設(shè)計(jì)了一種基于現(xiàn)場可編程門陣列 (FPGA) 的TDI-CCD時序電路
-
基于FPGA的TDI－CCD時序電路的設(shè)計(jì)
文中較為詳細(xì)地介紹了TDI-CCD的結(jié)構(gòu)和工作原理，并根據(jù)工程項(xiàng)目所使用的IL－E2 TDI-CCD的特性，設(shè)計(jì)了一種基于現(xiàn)場可編程門陣列 (FPGA) 的TDI-CCD時序電路
-
TMS320C61416 EMIF總線下雙FPGA加載設(shè)計(jì)
下面以兩片Xilinx公司Virtex-4系列XC4VLX60芯片為例，詳細(xì)介紹采用TI公司的TMS320C61416 DSP控制FPGA芯片數(shù)據(jù)加載的軟硬件設(shè)計(jì)。
-
基于FPGA的按鍵彈跳消除模塊的研究與應(yīng)用
本文對按鍵的抖動信號進(jìn)行了分析，并通過計(jì)數(shù)器的方式完成了消除抖動電路模塊的設(shè)計(jì)。
-
TMS320C61416 EMIF總線下雙FPGA加載設(shè)計(jì)
下面以兩片Xilinx公司Virtex-4系列XC4VLX60芯片為例，詳細(xì)介紹采用TI公司的TMS320C61416 DSP控制FPGA芯片數(shù)據(jù)加載的軟硬件設(shè)計(jì)。
-
泰克和FS2 推出FPGAView軟件
泰克公司日前宣布，它已經(jīng)與MIPS科技公司下屬分公司First Silicon Solutions (FS2)合作推出FPGAView軟件，以使用泰克近日推出的MSO4000系列混合信號示波器配置和實(shí)時調(diào)試Altera和Xilinx FPGA器件。
-
圖像采集壓縮SOC系統(tǒng)在FPGA中的實(shí)現(xiàn)
-
基于FPGA的UART接口開發(fā)
