邁瑞選擇Actel的Flash FPGA用于便攜式監(jiān)護(hù)儀

基于DSP和FPGA的磁浮列車同步485通信方式研究

本文介紹了高速磁浮列車中測(cè)速定位單元與車載設(shè)備之間的通信要求，并以此為基礎(chǔ)提出了一種基于RS485物理層同步通信的實(shí)現(xiàn)方法。

基于FPGA的MFSK調(diào)制電路設(shè)計(jì)與仿真

數(shù)字調(diào)制解調(diào)技術(shù)在數(shù)字通信中占有非常重要的地位，數(shù)字通信技術(shù)與FPGA的結(jié)合是現(xiàn)代通信系統(tǒng)發(fā)展的一個(gè)必然趨勢(shì)。文中介紹了MFSK調(diào)制解調(diào)的原理，并基于FPGA實(shí)現(xiàn)了MFSK調(diào)制電路,仿真結(jié)果表明了該設(shè)計(jì)的正確性。

NASA使用NI LabVIEW FPGA測(cè)試韋伯空間望遠(yuǎn)鏡

基于FPGA的二值圖像連通域標(biāo)記快速算法實(shí)現(xiàn)

針對(duì)高速圖像目標(biāo)實(shí)時(shí)識(shí)別和跟蹤任務(wù)，需要利用系統(tǒng)中有限的硬件資源實(shí)現(xiàn)高速、準(zhǔn)確的二值圖像連通域標(biāo)記，提出了一種適合FPGA實(shí)現(xiàn)的二值圖像連通域標(biāo)記快速算法。

基于FPGA的二值圖像連通域標(biāo)記快速算法實(shí)現(xiàn)

針對(duì)高速圖像目標(biāo)實(shí)時(shí)識(shí)別和跟蹤任務(wù)，需要利用系統(tǒng)中有限的硬件資源實(shí)現(xiàn)高速、準(zhǔn)確的二值圖像連通域標(biāo)記，提出了一種適合FPGA實(shí)現(xiàn)的二值圖像連通域標(biāo)記快速算法。

FPGA“小魚”生存難 QuickLogic轉(zhuǎn)入CSSP領(lǐng)域

Actel 發(fā)布獲AEC-Q100認(rèn)證的ProASIC3 FPGA

Actel公司宣布其低功耗ProASIC3現(xiàn)場(chǎng)可編程門陣列 (FPGA) 系列已獲得AEC-Q100 Grade 2 和 Grade 1標(biāo)準(zhǔn)認(rèn)證，即通過了一系列專為確保汽車應(yīng)用中半導(dǎo)體器件的質(zhì)量、可靠性和耐久性的臨界壓力測(cè)試，成功地為汽車制造商提供了可替代昂貴、復(fù)雜的ASIC技術(shù)的靈活、可靠的解決方案。

Altera 發(fā)售高端Stratix III FPGA系列型號(hào)

Altera公司宣布開始發(fā)售65-nm Stratix® III FPGA系列的首個(gè)型號(hào)產(chǎn)品EP3SL150。

Altera 發(fā)售高端Stratix III FPGA系列型號(hào)

Altera公司宣布開始發(fā)售65-nm Stratix® III FPGA系列的首個(gè)型號(hào)產(chǎn)品EP3SL150。

基于MCU和FPGA靈活設(shè)計(jì)車載信息娛樂系統(tǒng)

應(yīng)用MCU+FPGA的設(shè)計(jì)，軟件和外設(shè)硬件都可以在FPGA中變化，整個(gè)系統(tǒng)相當(dāng)于一個(gè)很容易進(jìn)行升級(jí)的軟件，改變硬件就像改變軟件一樣簡(jiǎn)單。

基于FPGA的發(fā)電機(jī)組頻率測(cè)量計(jì)的實(shí)現(xiàn)

利用Verilog HDL 硬件描述語(yǔ)言自頂向下的設(shè)計(jì)方法和QuartusⅡ 軟件，在復(fù)雜的可編程邏輯器件(FPGA, Field Programmable Gate Array)中實(shí)現(xiàn)了發(fā)電機(jī)組頻率測(cè)量計(jì)的設(shè)

基于MCU和FPGA靈活設(shè)計(jì)車載信息娛樂系統(tǒng)

應(yīng)用MCU+FPGA的設(shè)計(jì)，軟件和外設(shè)硬件都可以在FPGA中變化，整個(gè)系統(tǒng)相當(dāng)于一個(gè)很容易進(jìn)行升級(jí)的軟件，改變硬件就像改變軟件一樣簡(jiǎn)單。

基于FPGA的發(fā)電機(jī)組頻率測(cè)量計(jì)的實(shí)現(xiàn)

利用Verilog HDL 硬件描述語(yǔ)言自頂向下的設(shè)計(jì)方法和QuartusⅡ 軟件，在復(fù)雜的可編程邏輯器件(FPGA, Field Programmable Gate Array)中實(shí)現(xiàn)了發(fā)電機(jī)組頻率測(cè)量計(jì)的設(shè)

Actel FPGA協(xié)助LYYN AB的可視化增強(qiáng)技術(shù)平臺(tái)

基于FPGA的指紋采集接口設(shè)計(jì)與實(shí)現(xiàn)

本文以指紋識(shí)別認(rèn)證系統(tǒng)的ASIC化為應(yīng)用背景，提出了一種基于FPGA的指紋采集接口的設(shè)計(jì)與實(shí)現(xiàn)方案。重點(diǎn)研究接口電路的硬件組成和如何采用硬件語(yǔ)言VHDL編程控制滑動(dòng)式指紋傳感器以完成高質(zhì)量的指紋采集工作。

基于FPGA的指紋采集接口設(shè)計(jì)與實(shí)現(xiàn)

本文以指紋識(shí)別認(rèn)證系統(tǒng)的ASIC化為應(yīng)用背景，提出了一種基于FPGA的指紋采集接口的設(shè)計(jì)與實(shí)現(xiàn)方案。重點(diǎn)研究接口電路的硬件組成和如何采用硬件語(yǔ)言VHDL編程控制滑動(dòng)式指紋傳感器以完成高質(zhì)量的指紋采集工作。

基于SRL16E的PN碼生成器的設(shè)計(jì)

應(yīng)用SRL16E來實(shí)現(xiàn)PN碼生成器的方法可以大大節(jié)省FPGA資源的占用量，并且由于SRL16E是被優(yōu)化設(shè)計(jì)的模塊，相較于傳統(tǒng)的方法可提高所設(shè)計(jì)PN碼生成器的效率。

SVS新多畫面產(chǎn)品Altera FPGA大顯身手