Actel公司宣布其低功耗ProASIC3現(xiàn)場可編程門陣列 (FPGA) 系列已獲得AEC-Q100 Grade 2 和 Grade 1標(biāo)準(zhǔn)認(rèn)證,即通過了一系列專為確保汽車應(yīng)用中半導(dǎo)體器件的質(zhì)量、可靠性和耐久性的臨界壓力測試,成功地為汽車制造商提供了可替代昂貴、復(fù)雜的ASIC技術(shù)的靈活、可靠的解決方案。
Altera公司宣布開始發(fā)售65-nm Stratix® III FPGA系列的首個型號產(chǎn)品EP3SL150。
Altera公司宣布開始發(fā)售65-nm Stratix® III FPGA系列的首個型號產(chǎn)品EP3SL150。
應(yīng)用MCU+FPGA的設(shè)計,軟件和外設(shè)硬件都可以在FPGA中變化,整個系統(tǒng)相當(dāng)于一個很容易進(jìn)行升級的軟件,改變硬件就像改變軟件一樣簡單。
利用Verilog HDL 硬件描述語言自頂向下的設(shè)計方法和QuartusⅡ 軟件,在復(fù)雜的可編程邏輯器件(FPGA, Field Programmable Gate Array)中實現(xiàn)了發(fā)電機組頻率測量計的設(shè)
應(yīng)用MCU+FPGA的設(shè)計,軟件和外設(shè)硬件都可以在FPGA中變化,整個系統(tǒng)相當(dāng)于一個很容易進(jìn)行升級的軟件,改變硬件就像改變軟件一樣簡單。
利用Verilog HDL 硬件描述語言自頂向下的設(shè)計方法和QuartusⅡ 軟件,在復(fù)雜的可編程邏輯器件(FPGA, Field Programmable Gate Array)中實現(xiàn)了發(fā)電機組頻率測量計的設(shè)
本文以指紋識別認(rèn)證系統(tǒng)的ASIC化為應(yīng)用背景,提出了一種基于FPGA的指紋采集接口的設(shè)計與實現(xiàn)方案。重點研究接口電路的硬件組成和如何采用硬件語言VHDL編程控制滑動式指紋傳感器以完成高質(zhì)量的指紋采集工作。
本文以指紋識別認(rèn)證系統(tǒng)的ASIC化為應(yīng)用背景,提出了一種基于FPGA的指紋采集接口的設(shè)計與實現(xiàn)方案。重點研究接口電路的硬件組成和如何采用硬件語言VHDL編程控制滑動式指紋傳感器以完成高質(zhì)量的指紋采集工作。
應(yīng)用SRL16E來實現(xiàn)PN碼生成器的方法可以大大節(jié)省FPGA資源的占用量,并且由于SRL16E是被優(yōu)化設(shè)計的模塊,相較于傳統(tǒng)的方法可提高所設(shè)計PN碼生成器的效率。
本文利用FPGA實現(xiàn)了基于RU算法的編碼器設(shè)計實現(xiàn)。在Quartus II軟件環(huán)境下對LDPC編碼器進(jìn)行仿真,使用Stratix系列EP1s25F672I7芯片,對碼長為504的碼字進(jìn)行編碼。
本文首先設(shè)計出符合星地鏈路實際情況的仿真模型,在確定誤碼結(jié)果統(tǒng)計方法的基礎(chǔ)上,提出了一種能夠模擬衛(wèi)星軌道星地鏈路特性的信道模擬系統(tǒng)的硬件實現(xiàn)方法。
文中提出了一種DS/CDMA擴(kuò)頻調(diào)制和解擴(kuò)解調(diào)系統(tǒng)模型,分析了該模型的擴(kuò)頻調(diào)制原理和解擴(kuò)解調(diào)原理,跟著設(shè)計了用于實現(xiàn)解擴(kuò)解調(diào)模塊的射頻電路和數(shù)字基帶處理電路框圖,分析了它們的組成及工作過程
NI正式推出專用于測試、控制和嵌入式系統(tǒng)開發(fā)的LabVIEW圖形化系統(tǒng)設(shè)計平臺的最新版本——LabVIEW 8.5。