基于SOPC的工業(yè)大型吊車吊鉤位置測(cè)量的設(shè)計(jì)

本文提出了應(yīng)用FPGA和編碼器實(shí)現(xiàn)基于SOPC的工業(yè)吊車吊鉤的位置測(cè)量。該設(shè)計(jì)通過(guò)對(duì)于相關(guān)編碼器輸出信號(hào)的采集處理實(shí)現(xiàn)了對(duì)于吊鉤垂直距離的測(cè)量，并且對(duì)于在應(yīng)用實(shí)踐中的問(wèn)題進(jìn)行了討論。

基于現(xiàn)場(chǎng)可編程門陣列技術(shù)的射頻讀卡器設(shè)計(jì)

采用現(xiàn)成的射頻（RF）元件和現(xiàn)場(chǎng)可編程門陣列（FPGA）設(shè)計(jì)出既實(shí)用又符合標(biāo)準(zhǔn)的射頻讀卡器。

基于FPGA的UARTl6550的設(shè)計(jì)

本文介紹了UARTl6550在可編程邏輯器件FPGA上的實(shí)現(xiàn)，并通過(guò)實(shí)際電路驗(yàn)證了設(shè)計(jì)的功能，使用FP-GA不僅可以方便地用串口協(xié)議與PC機(jī)進(jìn)行串行通信，而且擴(kuò)展了板級(jí)系統(tǒng)的接口功能。

如何采用FPGA協(xié)處理器實(shí)現(xiàn)算法加速

本文主要研究了代碼加速和代碼轉(zhuǎn)換到硬件協(xié)處理器的方法。

基于現(xiàn)場(chǎng)可編程門陣列技術(shù)的射頻讀卡器設(shè)計(jì)

采用現(xiàn)成的射頻（RF）元件和現(xiàn)場(chǎng)可編程門陣列（FPGA）設(shè)計(jì)出既實(shí)用又符合標(biāo)準(zhǔn)的射頻讀卡器。

基于現(xiàn)場(chǎng)可編程門陣列技術(shù)的射頻讀卡器設(shè)計(jì)

基于現(xiàn)場(chǎng)可編程門陣列技術(shù)的射頻讀卡器設(shè)計(jì)

基于FPGA的可擴(kuò)展高速FFT處理器的設(shè)計(jì)與實(shí)現(xiàn)

本文提出了基于FPGA實(shí)現(xiàn)傅里葉變換點(diǎn)數(shù)可靈活擴(kuò)展的流水線FFT處理器的結(jié)構(gòu)設(shè)計(jì)以及各功能模塊的算法實(shí)現(xiàn)

基于FPGA的偽碼測(cè)距電路的設(shè)計(jì)與實(shí)現(xiàn)

介紹了基于偽碼測(cè)距的某定位系統(tǒng)的設(shè)計(jì)方案，簡(jiǎn)要分析了偽碼測(cè)距的原理，研究了用FPGA實(shí)現(xiàn)偽碼的捕獲與跟蹤的方法。

笑對(duì)FPGA競(jìng)爭(zhēng)，TI稱可編程DSP是通往量產(chǎn)的最佳途徑

由于工藝技術(shù)進(jìn)步提升了性能并降低功耗和成本，F(xiàn)PGA正從外圍邏輯應(yīng)用進(jìn)入到信號(hào)處理系統(tǒng)核心，威脅到傳統(tǒng)DSP處理器的領(lǐng)地。面對(duì)FPGA和DSP孰優(yōu)孰劣的追問(wèn)，DSP芯片巨頭德州儀器(TI)表示，在大部分情況下FPGA和DSP都是

笑對(duì)FPGA競(jìng)爭(zhēng) TI稱可編程DSP實(shí)現(xiàn)量產(chǎn)更勝一籌

Altera 發(fā)售Arria GX FPGA

Altera公司今天開(kāi)始向客戶發(fā)售其首款可量產(chǎn)的Arria™ GX FPGA——具有50K邏輯單元(LE)的EP1AGX50，以及具有60K LE的EP1AGX60。

DSP中的存儲(chǔ)器共享與快速訪問(wèn)技術(shù)設(shè)計(jì)

介紹了在多個(gè)DSP之間或者DSP與其他CPU之間存儲(chǔ)器共享技術(shù)的基本設(shè)計(jì)方法，重點(diǎn)介紹了如何在設(shè)計(jì)上提高存儲(chǔ)器的訪問(wèn)速度和克服訪問(wèn)競(jìng)爭(zhēng)的方法。

Altera 發(fā)售Cyclone III系列中的EP3C120

Altera公司宣布今天開(kāi)始發(fā)售EP3C120——最新的低成本65-nm Cyclone® III FPGA系列中最大型號(hào)的產(chǎn)品。