SoC
-
采用 Zynq SoC 測(cè)試新型存儲(chǔ)器技術(shù)芯片
電子產(chǎn)業(yè)正在大力投資開(kāi)發(fā)PRAM、MRAM和RRAM等新型存儲(chǔ)器技術(shù)。新型存儲(chǔ)器技術(shù)測(cè)試芯片的性能快速提高，但這種存儲(chǔ)器要做到能與傳統(tǒng)存儲(chǔ)器全面抗衡乃至取代傳統(tǒng)存儲(chǔ)器還需要更多的努力。 通常說(shuō)來(lái)，有了
-
基于復(fù)用的SOC測(cè)試技術(shù)
1 引言 90年代國(guó)際上出現(xiàn)的SOC概念，以系統(tǒng)為中心、基于IP模塊多層次、高度復(fù)用的設(shè)計(jì)思想受到普遍重視和廣泛應(yīng)用。SOC的高集成度和復(fù)雜度使得SOC測(cè)試面臨挑戰(zhàn)，傳統(tǒng)的基于整個(gè)電路的測(cè)試方法不再適用。
-
SoC中放大器和ADC的校準(zhǔn)
在當(dāng)今的混合信號(hào)系統(tǒng)世界里，許多應(yīng)用都需要測(cè)量和處理大量的模擬信號(hào)，包括但不限于電壓、電流、溫度、壓力、加速度、pH值、流量和ECG等。相關(guān)應(yīng)用領(lǐng)域包括可控環(huán)境下的實(shí)
-
SoC芯片設(shè)計(jì)+“互聯(lián)網(wǎng)思維”+AI 結(jié)果出乎意料！
NetSpeed的片上系統(tǒng)總線設(shè)計(jì)理念是將互聯(lián)網(wǎng)的網(wǎng)絡(luò)拓?fù)渌枷胗成涞叫酒瑑?nèi)部的設(shè)計(jì)中。即采用數(shù)據(jù)路由和分組交換技術(shù)替代傳統(tǒng)總線結(jié)構(gòu)，旨在從架構(gòu)上解決由于地址空間有限導(dǎo)致的傳統(tǒng)總線結(jié)構(gòu)可擴(kuò)展性差，分時(shí)通訊引起的通訊效率低下，以及全局時(shí)鐘同步引起的功耗和面積較大等問(wèn)題。
-
基于AMBA總線的智能卡控制器設(shè)計(jì)
摘要：通過(guò)分析ISO/IEC 7816-3傳輸協(xié)議,設(shè)計(jì)該符合協(xié)議標(biāo)準(zhǔn)的接觸式智能卡控制器,實(shí)現(xiàn)對(duì)字符傳輸和塊傳輸這兩種不同傳輸方式的智能卡的支持。該控制器集成于基于AMBA總線的Garfield系列
-
需求轉(zhuǎn)向中高端 入門(mén)級(jí)處理器出貨量繼續(xù)下滑
芯片供應(yīng)商正將其重點(diǎn)轉(zhuǎn)向中端到高端解決方案，以迎合推出高性價(jià)機(jī)型機(jī)型比戰(zhàn)略的要求。這一戰(zhàn)略可能導(dǎo)致入門(mén)級(jí)智能手機(jī)SoC出貨量繼續(xù)下滑，甚至被市場(chǎng)所淘汰。
-
基于DSP內(nèi)核為通信和多媒體SoC提供出色功控
硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司推出高能效1 GHz DSP內(nèi)核CEVA-X1643，新產(chǎn)品可提升有線和無(wú)線通信、安防監(jiān)控、便攜多媒體等廣泛應(yīng)用。
-
基于可編程DSP內(nèi)核和多媒體SoC提供出色通信功能
硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司推出高能效1 GHz DSP內(nèi)核CEVA-X1643，新產(chǎn)品可提升有線和無(wú)線通信、安防監(jiān)控、便攜多媒體等廣泛應(yīng)用.
-
UltraSoC嵌入式分析技術(shù)與Imperas虛擬平臺(tái)聯(lián)手助力多核開(kāi)發(fā)及調(diào)試
UltraSoC和Imperas今日宣布：雙方將達(dá)成一項(xiàng)廣泛的合作，為多核系統(tǒng)級(jí)芯片(SoC)開(kāi)發(fā)人員提供結(jié)合了嵌入式分析技術(shù)和虛擬平臺(tái)技術(shù)的強(qiáng)大組合。根據(jù)協(xié)議條款，UltraSoC將把Imperas開(kāi)發(fā)環(huán)境的關(guān)鍵元素納入其提供的工具中，從而為設(shè)計(jì)人員提供一個(gè)統(tǒng)一的系統(tǒng)級(jí)預(yù)處理和后處理芯片開(kāi)發(fā)流程，顯著地縮減了產(chǎn)品開(kāi)發(fā)時(shí)間和整體開(kāi)發(fā)成本。
-
SOC的可測(cè)試性設(shè)計(jì)策略
1 引言 可測(cè)試設(shè)計(jì)(DFT)是適應(yīng)集成電路的發(fā)展要求所出現(xiàn)的一種技術(shù)，主要任務(wù)是對(duì)電路的結(jié)構(gòu)進(jìn)行調(diào)整，提高電路的可測(cè)性，即可控制性和可觀察性。按測(cè)試結(jié)構(gòu)分，目前比較成熟的技術(shù)主要有測(cè)試點(diǎn)
-
AMP 為您的下一個(gè) SoC 項(xiàng)目助力
嵌入式系統(tǒng)一般分為兩大類(lèi)：需要硬實(shí)時(shí)性能的；和不需要硬實(shí)時(shí)性能的。過(guò)去，我們不得不做出艱難 抉擇，即選擇實(shí)時(shí)操作系統(tǒng)的性能還是我們鐘愛(ài)的 Linux 系統(tǒng)的豐富特性，然后努力彌補(bǔ)不足之處。
-
NetSpeed發(fā)布Orion AI -為下一代人工智能SoC帶來(lái)極致性能與終極效率
今日，NetSpeed Systems宣布推出業(yè)界首款以人工智能為基礎(chǔ)的SoC芯片內(nèi)部互連解決方案Orion AI。該方案支持多播與廣播等先進(jìn)特性，能極大提升人工智能SoC與加速器ASIC的性能與效率，可廣泛應(yīng)用于數(shù)據(jù)中心、自動(dòng)駕駛、AR/VR，以及先進(jìn)視頻分析。
-
多核軟件調(diào)試的難點(diǎn)及新方法
要想充分發(fā)揮多核以及多處理解決方案的潛能，僅僅擁有高性能的芯片是不夠的，還需要采用新的編程方法、調(diào)試方法和工具。在傳統(tǒng)上，JTAG調(diào)試技術(shù)主要是用于硬件Bring-Up，如今也常常被用于配合基于代理的調(diào)試(agent-based debugging)。然而，在多核和多處理的環(huán)境中，片上調(diào)試(on-chip debugging)正在扮演著越
-
ASIC和SoC設(shè)計(jì)中嵌入式存儲(chǔ)器的優(yōu)化
為新的ASIC/SOC選擇最優(yōu)嵌入式存儲(chǔ)器IP是設(shè)計(jì)決策的關(guān)鍵。設(shè)計(jì)師應(yīng)了解適用于其特定應(yīng)用程序的最佳存儲(chǔ)器特性的所有關(guān)鍵參數(shù)，其尋求的存儲(chǔ)器IP應(yīng)具有足夠的適應(yīng)性，可滿足目標(biāo)SoC的各種需求。盡管有現(xiàn)成的免費(fèi)存儲(chǔ)器IP可供使用，但與可為特定應(yīng)用程序提供更好特性的收費(fèi)IP相比，它并不能總是提供最佳解決方案。
-
雙ARM7 SoC參考設(shè)計(jì)及多電壓AVS實(shí)現(xiàn)
電壓調(diào)節(jié)技術(shù)與頻率調(diào)節(jié)技術(shù)的結(jié)合使用為時(shí)鐘切換添加了新原則，以確保新時(shí)鐘頻率擁有安全的電壓電平。此外，電壓調(diào)節(jié)功能需要在SoC內(nèi)創(chuàng)建電壓域。這將在兩個(gè)可變電壓域之間或可變電壓域和靜態(tài)電壓域之
-
從設(shè)計(jì)到生產(chǎn)看一顆SOC的誕生
對(duì)于選購(gòu)一臺(tái)手機(jī)而言，我們除了注重外觀、設(shè)計(jì)、屏幕大小之外，性能當(dāng)然是必然著重考慮的因素，就像一般用戶買(mǎi)汽車(chē)，并不會(huì)選擇用30萬(wàn)去買(mǎi)一個(gè)0.6排量的車(chē)子(非混/電動(dòng))，
-
SOC時(shí)序分析中的跳變點(diǎn)
跳變點(diǎn)是所有重要時(shí)序分析工具中的一個(gè)重要概念。跳變點(diǎn)被時(shí)序分析工具用來(lái)計(jì)算設(shè)計(jì)節(jié)點(diǎn)上的時(shí)延與過(guò)渡值。跳變點(diǎn)的有些不同含義可能會(huì)被時(shí)序分析工程師忽略。而這在SOC設(shè)計(jì)后期，也就是要對(duì)時(shí)序簽字時(shí)可能會(huì)導(dǎo)致問(wèn)
-
擘劃新一代SoC驗(yàn)證平臺(tái)
預(yù)制與定制FPGA式原型板加入?yún)f(xié)同仿真(co-emulation and co-simulation)功能，能夠提供高速、高能見(jiàn)度平臺(tái)，實(shí)現(xiàn)SoC的快速、早期驗(yàn)證。 系統(tǒng)芯片(SoC)設(shè)計(jì)的規(guī)模與復(fù)雜度不斷地攀升。同時(shí)，產(chǎn)品在市場(chǎng)上的存活時(shí)間不
-
基于FPGA的SOC設(shè)計(jì)與實(shí)現(xiàn)
為減少在印制電路板（PCB）設(shè)計(jì)中的面積開(kāi)銷(xiāo)，介紹一種Flash結(jié)構(gòu)的現(xiàn) 場(chǎng)可編程門(mén)陣列（FPGA）器件，進(jìn)而介紹采用該器件搭建基于先進(jìn)精簡(jiǎn)指令集機(jī)器（ARM）的片上系統(tǒng)（SOC）電路的設(shè)計(jì)方法，該方法按照高級(jí)微控制器總
-
面向 SoC 和微處理器應(yīng)用的高效率 20A 單片式 Silent Switcher® 2 穩(wěn)壓器
對(duì)于工業(yè)和汽車(chē)系統(tǒng)中使用的先進(jìn) SoC (片內(nèi)系統(tǒng)) 解決方案而言，功率預(yù)算持續(xù)地攀升。接連推出的每一代 SoC 都增添了高功耗器件并提升了數(shù)據(jù)處理速度。這些器件需要可靠的電源，包括用于內(nèi)核的 0.8V，用于 DDR3 和 LPDDR4 的 1.2V 和 1.1V，以及用于外設(shè)和輔助組件的 5V、3.3V 和 1.8V。
