隨著半導體行業(yè)的最新進展，對具有金屬源極和漏極觸點的肖特基勢壘 (SB) MOSFET 的研究正在興起。在 SB MOSFET 中，源極和漏極構成硅化物，而不是傳統(tǒng)的雜質摻雜硅。SB MOSFET 的一個顯著特征是一個特殊的二極管，如在 I d -V ds特性的三極管操作期間指數(shù)電流增加。當在邏輯電路中應用此類器件時，小偏置電壓極不可能發(fā)生，就會發(fā)生這種情況。

半導體界面的費米能級釘扎通常發(fā)生在帶隙內。這導致在接觸通道界面處產(chǎn)生顯著的 SB。這會顯著影響SB MOSFET 的電氣特性，導致導通性能和開關動作下降。

本文介紹了 SB MOSFET 的特性和特性，以及為什么次線性是由源極側而不是漏極側引起的。為了支持要使用的各種實驗和模擬，使用了具有硅化鎳源極和漏極觸點的雙柵極硅納米線晶體管。

該晶體管有兩種工作模式：在第一種模式中，柵極 1 用于控制流過器件的電流，同時，大于柵極 1 最大 V gs的恒定電壓施加于柵極 2。在第二次操作，程序柵極在源極，控制柵極在漏極，兩個電極的邊緣場調制兩個電極之間未覆蓋的硅溝道(p 型，10 15 cm -3)的電荷載流子濃度柵電極，因此允許設備的正常運行。單擊此處訪問原始文章。

模擬分析肖特基勢壘二極管的次線性行為

為研究 SB FET 的次線性 I d -V ds行為，使用非平衡格林函數(shù)形式進行了自洽泊松-薛定諤模擬。到目前為止，我們考慮的是具有金屬觸點的納米線 FET，在源極觸點處顯示 SB ? s SB，在漏極觸點處顯示 ? d SB。

假設源極和漏極與納米線接觸，這適用于硅化物接觸，并描述了沉積到納米線和金屬納米線耦合的接觸，這并不弱。對于該實驗，假設了 d nw的納米線，它足夠薄以解釋一維電子傳輸，可以認為它在廣泛的通道摻雜濃度范圍內完全耗盡。因此，這改變了溝道摻雜中的內建電勢 Ф bi。該設備的靜電可以在泊松方程中進行修改。

從上面的等式中，λ是電位變化的屏蔽長度尺度，反映了所考慮的器件幾何形狀，Ф g + Ф bi是柵極和內置勢能，Ф f ( x ) 是通道處的勢能介電接口。此外，n ( x ) 是移動電荷密度，ε 0 是納米線的真空度和相對介電常數(shù)。

仿真后得到的結果(肖特基勢壘)

在單柵器件的情況下，λ=((εnw/εox)dnwdox)1/2，dnw=1nm和dox = 4 nm都可以獲得相同的篩選。因此，篩選長度λ在兩種情況下都是常數(shù)，導致電荷密度和電位的差異。

次線性行為隨著ΦdSB的降低而降低，可以看出漏端SB消失。當觀察不同偏置電壓下的導通帶時，就可以理解次線性行為的原因。

準費米能級在源極側下降，因此與漏極費米能級相同。因此，在這種情況下，次線性行為完全是由于SB的源側。在圖3中，如圖4所示，應用的相當一部分偏差在漏極SB上下降，這再次導致了次線性行為。

提到了dnw和dox。如果dnw減小，而dox增加，則次線性行為就會增加。這導致了源側的電位分布的電荷介導的影響。除此之外，載流子密度減小，氧化物電容增加，因此，電荷對電位分布的實質性影響較小。

結論

漏極電流作為 V ds函數(shù)的次線性增加已通過各種模擬顯示，這是由于溝道中的電荷對通過 SB MOSFET 的源極側的載流子注入的影響而發(fā)生的。正如仿真所示，當 V ds增加時，通道中存在的電荷會從平衡值動態(tài)減少到與通過 SB MOSFET 源極的傳輸概率成正比的值。

當電荷產(chǎn)生增加的增益影響時，可以觀察到 SB MOSFET 的典型次線性輸出特性。實驗是使用雙柵極硅納米線 SB MOSFET 的測量進行的。