低成本DDR內(nèi)存電源設(shè)計(jì)

本文講述了一個(gè)用于DDR memory|0">DDR（雙數(shù)據(jù)率）存儲(chǔ)系統(tǒng)低的成本電源電路。這個(gè)設(shè)計(jì)方案采用了NCP1570/NCP1571低壓同步降壓轉(zhuǎn)換器。用來(lái)評(píng)估系統(tǒng)的參考設(shè)計(jì)采用了一個(gè)

DDR PCB Layout規(guī)則

在普通印制的布線中由于信號(hào)是低速信號(hào)，所以在3W原則的基本布線規(guī)則下按照信號(hào)的流向?qū)⑵溥B接起來(lái)，一般都不會(huì)出現(xiàn)問(wèn)題。但是如果信號(hào)是100M以上的速度時(shí)，布線就很有講究了。由于最近布過(guò)速度高達(dá)300M的DDR信號(hào)，所

互連時(shí)序模型與布線長(zhǎng)度分析

一般而言，對(duì)于SPI接口、MII接口、共享時(shí)鐘的RMII接口或者SDRAM信號(hào)，走線應(yīng)盡可能的短。對(duì)于DDR SDRAM信號(hào)以及RGMII等DDR時(shí)序的接口來(lái)說(shuō)，多數(shù)情況下，組內(nèi)等長(zhǎng)確實(shí)是一種簡(jiǎn)便快速的方法。

先進(jìn)高速傳輸接口及高速DDR存儲(chǔ)器技術(shù)

當(dāng)今的IC設(shè)計(jì)大幅增加了許多功能，必須運(yùn)用既有的驗(yàn)證有效IP組件，以滿足上市前置時(shí)間的要求。但是，由于功能要求與技術(shù)制程的差異，各公司必須提供的IP種類(lèi)太多。創(chuàng)意電子

嵌入式DDR總線的布線分析與設(shè)計(jì)

利用高速數(shù)字分析儀和專用內(nèi)存軟件調(diào)試更高速率 DDR 信號(hào)

內(nèi)存廣泛應(yīng)用于各種設(shè)備的單板。而隨著電子產(chǎn)品對(duì)數(shù)據(jù)吞吐量的不斷提高，內(nèi)存也在更新?lián)Q 代，進(jìn)一步提升了速率，如新一代內(nèi)存 DDR4，數(shù)據(jù)信號(hào)速率達(dá)到了 3.2Gbps。更高速率的內(nèi)存信號(hào)，不僅 JEDEC 規(guī)范

DDR、GDDR顯存傻傻分不清？

其實(shí)DDR內(nèi)存和GDDR顯存本來(lái)就是同宗同源，初期時(shí)DDR/GDDR、DDR2/GDDR2其實(shí)規(guī)范差異很小，頻率等參數(shù)基本上都是一致，兩者不分家，因此當(dāng)時(shí)顯卡即可以用DDR2顆粒，也可以用GDDR2顯存顆粒。

基于Actel反熔絲FPGA的高速DDR接口設(shè)計(jì)

DDR線長(zhǎng)匹配與時(shí)序

DDR布線在PCB設(shè)計(jì)中占有舉足輕重的地位，設(shè)計(jì)成功的關(guān)鍵就是要保證系統(tǒng)有充足的裕量。要保證系統(tǒng)的時(shí)序，線長(zhǎng)又是一個(gè)重要的環(huán)節(jié)。我們來(lái)回顧一下，DDR布線，線長(zhǎng)匹配的基本原則是：地址，控制/命令信號(hào)與時(shí)鐘做等長(zhǎng)

控制DDR線長(zhǎng)匹配來(lái)保證時(shí)序，在PCB設(shè)計(jì)時(shí)應(yīng)該這么做！

布線在設(shè)計(jì)中占有舉足輕重的地位，設(shè)計(jì)成功的關(guān)鍵就是要保證系統(tǒng)有充足的時(shí)序裕量。要保證系統(tǒng)的時(shí)序，線長(zhǎng)匹配又是一個(gè)重要的環(huán)節(jié)。我們來(lái)回顧一下，布線，線長(zhǎng)匹配的基本原則是：地址，控制/命令信號(hào)與時(shí)鐘做等長(zhǎng)。

實(shí)際應(yīng)用的DDR時(shí)序

接下來(lái)我們會(huì)一步步地生成輸入偏移約束，以便讀者容易理解。圖1描述了上升數(shù)據(jù)的時(shí)序，假定周期參數(shù)為5ns，占空比50％，所以半周期就是2.5ns?？梢钥吹綌?shù)據(jù)有效窗口只有2ns，因?yàn)橄噜彅?shù)據(jù)有250ps的邊界。請(qǐng)留意時(shí)鐘上

如何玩轉(zhuǎn)DDR？要先從這五大關(guān)鍵技術(shù)下手

差分時(shí)鐘是DDR的一個(gè)重要且必要的設(shè)計(jì)，但大家對(duì)CK#（CKN）的作用認(rèn)識(shí)很少，很多人理解為第二個(gè)觸發(fā)時(shí)鐘，其實(shí)它的真實(shí)作用是起到觸發(fā)時(shí)鐘校準(zhǔn)的作用。

DDR Memory系統(tǒng)裕量的特性化研究

Memory是系統(tǒng)運(yùn)行和性能的核心。設(shè)計(jì)人員需要更好地了解內(nèi)存子系統(tǒng)，以優(yōu)化系統(tǒng)吞吐能力。 如今Memory炙手可熱。最近在加利福尼亞州舉行的2014 MemCon盛況空前，展廳里展示

DDR 測(cè)試系列之二—— WaveScan 技術(shù)分離 DDR2 的讀寫(xiě)周期

測(cè)量DDR2存儲(chǔ)設(shè)備需要把讀/寫(xiě)的訪問(wèn)周期分離開(kāi)來(lái)。在DDR2中通過(guò)Strobe和Data總線之間的關(guān)系可以區(qū)分出來(lái)讀和寫(xiě)的操作。如圖1所示，在讀操作時(shí)Data和Strobe的跳變是同步的，而在寫(xiě)操作時(shí)Strobe的跳變則領(lǐng)

基于FPGA的DDR內(nèi)存條的控制研究

摘要：隨著數(shù)據(jù)存儲(chǔ)量的日益加大以及存儲(chǔ)速度的加快，大容量的高速存儲(chǔ)變得越來(lái)越重要。內(nèi)存條既能滿足大容量的存儲(chǔ)又能滿足讀寫(xiě)速度快的要求，這樣使得對(duì)內(nèi)存條控制的應(yīng)用越來(lái)越廣泛。首先介紹了內(nèi)存條的工作原理，

從過(guò)去到未來(lái)，內(nèi)存條的進(jìn)化史

內(nèi)存條是CPU可通過(guò)總線尋址，并進(jìn)行讀寫(xiě)操作的電腦部件。內(nèi)存條在個(gè)人電腦歷史上曾經(jīng)是主內(nèi)存的擴(kuò)展。隨著電腦軟、硬件技術(shù)不斷更新的要求，內(nèi)存條已經(jīng)成為讀寫(xiě)內(nèi)存的整體。內(nèi)存條是電腦必不可少的組成部分，CPU可通過(guò)數(shù)據(jù)總線對(duì)內(nèi)存尋址。歷史上的電腦主板上有主內(nèi)存，內(nèi)存條是主內(nèi)存的擴(kuò)展。以后的電腦主板上沒(méi)有主內(nèi)存，CPU完全依賴內(nèi)存條。所有外存上的內(nèi)容必須通過(guò)內(nèi)存才能發(fā)生作用。

Zynq系列器件通過(guò)JTAG口訪問(wèn)DDR

在開(kāi)發(fā)過(guò)程中硬件調(diào)試不免會(huì)遇到一種情況，就是可能SD卡、USB和網(wǎng)口都沒(méi)有調(diào)通，但是需要一些少量數(shù)據(jù)對(duì)特定功能進(jìn)行驗(yàn)證，這時(shí)通過(guò)JTAG接口Restore數(shù)據(jù)到DDR或從DDR Dump數(shù)據(jù)到PC機(jī)不失為一種有效選擇。

TI推出業(yè)內(nèi)首個(gè)完全集成的DDR存儲(chǔ)器電源解決方案

德州儀器(TI)近日宣布推出業(yè)內(nèi)首個(gè)完全集成的電源管理解決方案，該方案也是首個(gè)在汽車(chē)和工業(yè)應(yīng)用中用于雙倍數(shù)據(jù)速率 (DDR) 2、DDR3和DDR3L存儲(chǔ)器子系統(tǒng)。TPS54116-Q1直流/直流降壓轉(zhuǎn)換器是一款輸入電壓為2.95-V至6-

TI推出業(yè)內(nèi)首個(gè)完全集成的DDR存儲(chǔ)器電源解決方案

TI的4-A同步直流/直流降壓轉(zhuǎn)換器可簡(jiǎn)化汽車(chē)和工業(yè)應(yīng)用設(shè)計(jì)并縮小系統(tǒng)尺寸德州儀器(TI)近日宣布推出業(yè)內(nèi)首個(gè)完全集成的電源管理解決方案，該方案也是首個(gè)在汽車(chē)和工業(yè)應(yīng)用中

TI推出首款適用空間受限應(yīng)用的DDR內(nèi)存終止線性穩(wěn)壓器

德州儀器 (TI) 近日推出業(yè)內(nèi)首款適合空間應(yīng)用的雙數(shù)據(jù)速率 (DDR)內(nèi)存線性穩(wěn)壓器。TPS7H3301-SP是唯一一款不受每平方厘米高達(dá)65兆電子伏(MeV-cm2)單粒子效應(yīng)影響的DDR穩(wěn)壓器