FPGA
-
采用可定制微控制器來優(yōu)化算法的設(shè)計(jì)
Atmel公司的CAP可定制微控制器為這種挑戰(zhàn)提出了一種可行的解決方案。CAP是一塊基于微控制器的系統(tǒng)級芯片，能提供基本的處理能力，以及高密度的金屬可編程(MP)數(shù)字邏輯塊，這些塊可以進(jìn)行個性化，提供類似于DSP或其它
-
第二代串行 RapidIO 和低成本、低功耗的 FPGA
過去，F(xiàn)PGA在系統(tǒng)設(shè)計(jì)中發(fā)揮了重要作用，但現(xiàn)在還需要新的性能，同時需要降低整個系統(tǒng)的構(gòu)建和運(yùn)營成本。功能豐富、低成本的FPGA實(shí)現(xiàn)了快速的產(chǎn)品上市時間與較短的投資回報周期，并且擁有能夠適應(yīng)不斷發(fā)展的標(biāo)準(zhǔn)的靈活性和性能。系統(tǒng)/設(shè)計(jì)工程師現(xiàn)在還擁有了一個令人興奮的、改進(jìn)的工具集來解決不斷演進(jìn)的信號處理市場的挑戰(zhàn)。
-
采用可定制微控制器來優(yōu)化算法的設(shè)計(jì)
Atmel公司的CAP可定制微控制器為這種挑戰(zhàn)提出了一種可行的解決方案。CAP是一塊基于微控制器的系統(tǒng)級芯片，能提供基本的處理能力，以及高密度的金屬可編程(MP)數(shù)字邏輯塊，這些塊可以進(jìn)行個性化，提供類似于DSP或其它
-
FPGA在嵌入式系統(tǒng)中的開發(fā)方向
早期的嵌入式系統(tǒng)一般是以通用處理器或單片機(jī)為核心，在外圍電路中加入存儲器、功率驅(qū)動器、通信接口、顯示接口、人機(jī)輸入接口等外圍接口，再加上應(yīng)用軟件，有些還加上了嵌入式操作系統(tǒng)，從而構(gòu)成完整的系統(tǒng)?！ ‰S
-
FPGA在嵌入式系統(tǒng)中的開發(fā)方向
FPGA在嵌入式系統(tǒng)中的開發(fā)方向
-
FPGA在嵌入式系統(tǒng)中的開發(fā)方向
FPGA在嵌入式系統(tǒng)中的開發(fā)方向
-
基于可編程邏輯的便攜式設(shè)備多節(jié)鋰聚合物電池管理
便攜式設(shè)備的便攜性是與電池的發(fā)展息息相關(guān)的，從最初的鉛酸電池、鎳鎘（Ni-Cd）電池發(fā)展到鎳氫（Ni-H）、鋰離子（Li-ion）電池一直到最近的鋰聚合物（Li-polymer）電池，能量密度逐步提高，移動性能越來越強(qiáng)，電池的
-
基于可編程邏輯的便攜式設(shè)備多節(jié)鋰聚合物電池管理
便攜式設(shè)備的便攜性是與電池的發(fā)展息息相關(guān)的，從最初的鉛酸電池、鎳鎘（Ni-Cd）電池發(fā)展到鎳氫（Ni-H）、鋰離子（Li-ion）電池一直到最近的鋰聚合物（Li-polymer）電池，能量密度逐步提高，移動性能越來越強(qiáng)，電池的
-
Virtex-6 FPGA ML605 評估套件限時促銷
21ic訊 Virtex®-6 FPGA ML605 評估套件包含所有用于系統(tǒng)開發(fā)的硬件、設(shè)計(jì)工具、IP和預(yù)驗(yàn)收參考設(shè)計(jì)基本組件，可滿足您對高性能、串行連接功能及高級存儲器接口技術(shù)的設(shè)計(jì)需求，讓您可以立即開展設(shè)計(jì)開發(fā)工作。與
-
FPGA在數(shù)字式心率計(jì)中的電路組成及工作原理
本心率計(jì)在數(shù)字式心率計(jì)的基礎(chǔ)上，采用FPGA和VHDL語言實(shí)現(xiàn)，減少了元器件使用數(shù)量，提高了測量精度和可靠性。該電路能夠?qū)崟r采集并測量人體心跳的瞬時和平均心跳速率，判斷并顯示心率狀態(tài)（即心跳是否正常、是否過快或過慢、是否有心率不齊現(xiàn)象）。如果心率過快或過慢或者有心率不齊現(xiàn)象，那么將用不同顏色發(fā)光管進(jìn)行閃爍報警顯示。
-
基于POWER PC+FPGA架構(gòu)的飛行試驗(yàn)振動數(shù)據(jù)實(shí)時分析系統(tǒng)設(shè)計(jì)
摘要：飛行試驗(yàn)振動信號具有采樣率高、數(shù)據(jù)量大、處理復(fù)雜的特點(diǎn)，在現(xiàn)有條件下，通過遙測鏈路很難將大量的振動數(shù)據(jù)實(shí)時傳輸至地面監(jiān)控系統(tǒng)。針對試飛測試的需要，結(jié)合某型號的試飛關(guān)鍵技術(shù)攻關(guān)研究，突破試飛振動數(shù)
-
基于Cyclone III FPGA的DDR2接口設(shè)計(jì)分析
DDR SDRAM是Double Data Rate SDRAM的縮寫，即雙倍速率同步動態(tài)隨機(jī)存儲器。DDR內(nèi)存是在SDRAM內(nèi)存基礎(chǔ)上發(fā)展而來的，能夠在時鐘的上升沿和下降沿各傳輸一次數(shù)據(jù)，可以在與SDRAM相同的總線時鐘頻率下達(dá)到更高的數(shù)據(jù)傳輸率。雖然DDR2和DDR一樣,都采用相同采樣方式進(jìn)行數(shù)據(jù)傳輸，但DDR2擁有兩倍于DDR的預(yù)讀取系統(tǒng)命令數(shù)據(jù)的能力。
-
高性能FPGA中的高速SERDES接口
引言 串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)的帶寬不斷增加至多吉比特范圍，并行接口已經(jīng)被高速串行鏈接，或SERDES （串化器/ 解串器）所取代 。起初， SERDES是獨(dú)立的ASSP或ASIC器
-
FPGA在數(shù)字式心率計(jì)中的電路組成及工作原理
本心率計(jì)在數(shù)字式心率計(jì)的基礎(chǔ)上，采用FPGA和VHDL語言實(shí)現(xiàn)，減少了元器件使用數(shù)量，提高了測量精度和可靠性。該電路能夠?qū)崟r采集并測量人體心跳的瞬時和平均心跳速率，判斷并顯示心率狀態(tài)（即心跳是否正常、是否過快或過慢、是否有心率不齊現(xiàn)象）。如果心率過快或過慢或者有心率不齊現(xiàn)象，那么將用不同顏色發(fā)光管進(jìn)行閃爍報警顯示。
-
基于FPGA+DSP的高速中頻采樣信號處理平臺的實(shí)現(xiàn)
摘要：高速中頻采樣信號處理平臺在實(shí)際應(yīng)用中有很大的前景，提出采用FPGA+DSP的處理結(jié)構(gòu)，結(jié)合高性能A／D和D／A處理芯片，設(shè)計(jì)了一個通用處理平臺，并對其主要性能進(jìn)行了測試。實(shí)驗(yàn)與實(shí)際應(yīng)用表明，該系統(tǒng)具有很強(qiáng)的
-
基于FPGA+DSP的高速中頻采樣信號處理平臺的實(shí)現(xiàn)
基于FPGA+DSP的高速中頻采樣信號處理平臺的實(shí)現(xiàn)
-
基于POWER PC+FPGA架構(gòu)的飛行試驗(yàn)振動數(shù)據(jù)實(shí)時分析系統(tǒng)設(shè)計(jì)
基于POWER PC+FPGA架構(gòu)的飛行試驗(yàn)振動數(shù)據(jù)實(shí)時分析系統(tǒng)設(shè)計(jì)
-
基于Xilinx FPGA的片上系統(tǒng)無線保密通信終端
本設(shè)計(jì)使用硬件描述語言VHDL在FPGA數(shù)字邏輯層面上實(shí)現(xiàn)AES加解密，為了系統(tǒng)的擴(kuò)展性和構(gòu)建良好的人機(jī)交互，設(shè)計(jì)通過PS/2鍵盤輸入加密密鑰，并將其顯示在LCD上。在軟核MicroBlaze上，通過SPI總線讀寫FIFO和RAM控制射頻芯片CC2420，使系統(tǒng)具有信道選擇、地址識別、自動CRC校驗(yàn)功能，使系統(tǒng)更加安全、通信誤碼率更低。
-
異步FIFO在FPGA與DSP通信中的運(yùn)用
摘要 利用異步FIFO實(shí)現(xiàn)FPGA與DSP進(jìn)行數(shù)據(jù)通信的方案。FPGA在寫時鐘的控制下將數(shù)據(jù)寫入FIFO，再與DSP進(jìn)行握手后，DSP通過EMIFA接口將數(shù)據(jù)讀入。文中給出了異步FIFO的實(shí)現(xiàn)代碼和FPGA與DSP的硬件連接電路。經(jīng)驗(yàn)證，利用
-
基于FPGA數(shù)據(jù)流控制動態(tài)可重構(gòu)的實(shí)現(xiàn)
摘要 基于FPGA基本數(shù)據(jù)流的下載控制方式，利用遺傳算法，通過單片機(jī)控制數(shù)據(jù)流的方式對FPGA進(jìn)行編程配置，實(shí)現(xiàn)自身重構(gòu)，使系統(tǒng)具有自適應(yīng)、自組織和自修復(fù)的特性。 關(guān)鍵詞 FPGA；遺傳算法；動態(tài)重構(gòu)；單片機(jī)
