FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

基于FPGA的步進(jìn)電機(jī)優(yōu)化控制

摘要：隨著控制技術(shù)以及步進(jìn)電機(jī)(Stepper Motor)的發(fā)展，現(xiàn)代工業(yè)的許多領(lǐng)域?qū)Σ竭M(jìn)電機(jī)的需求也越來越大。但是傳統(tǒng)的步進(jìn)電機(jī)控制系統(tǒng)多以單片機(jī)等微處理器為基礎(chǔ)，往往具有控制電路體積大、控制效率低、穩(wěn)定性差等

工業(yè)控制
2014-01-30

FPGA 步進(jìn)電機(jī) 控制控制精度
基于FPGA的QCM濕度測(cè)量系統(tǒng)程序設(shè)計(jì)與仿真

摘要：為了實(shí)時(shí)檢測(cè)常溫下的濕度，以便負(fù)責(zé)人根據(jù)需要調(diào)整環(huán)境狀態(tài)。采用測(cè)頻計(jì)數(shù)法結(jié)合頻差法設(shè)計(jì)了以FPGA芯片(EP2C8Q208C8N)為基礎(chǔ)的可用于濕度測(cè)量的石英晶體諧振頻率漂移檢測(cè)電路。重點(diǎn)介紹在FPGA平臺(tái)上通過測(cè)量

測(cè)試測(cè)量
2014-01-29

仿真石英晶體濕度測(cè)量系統(tǒng) FPGA
Altera最新驗(yàn)證工具推進(jìn)了FPGA和SoC中高速串行收發(fā)器的評(píng)估

Altera公司今天發(fā)布JNEye鏈路分析工具，提供驗(yàn)證和電路板級(jí)全套設(shè)計(jì)工具。JNEye支持設(shè)計(jì)人員迅速方便的評(píng)估高速Altera FPGA和SoC中的高速串行鏈路性能。該工具結(jié)合了統(tǒng)計(jì)鏈路仿真器的速度優(yōu)勢(shì)和時(shí)域波形仿真器的精度

電子設(shè)計(jì)自動(dòng)化
2014-01-28

Altera 收發(fā)器 SoC FPGA
Microsemi為主流FPGA產(chǎn)品組合提供全新小封裝器件

美高森美公司(Microsemi Corporation) 宣布為其主流SERDES-based SmartFusion®2 系統(tǒng)級(jí)芯片(SoC) FPGA和IGLOO®2 FPGA器件提供全新小尺寸解決方案。這兩款FPGA器件采用非易失性Flash技術(shù)，可省去外部配置存

電子設(shè)計(jì)自動(dòng)化
2014-01-28

器件封裝 MICROSEMI FPGA
Altera JESD204B解決方案簡(jiǎn)化了基于FPGA系統(tǒng)中前沿?cái)?shù)據(jù)轉(zhuǎn)換器的集成

Altera公司1月24號(hào)宣布，開始提供多種JESD204B解決方案，設(shè)計(jì)用于在使用了最新JEDEC JESD204B標(biāo)準(zhǔn)的系統(tǒng)中簡(jiǎn)化Altera FPGA和高速數(shù)據(jù)轉(zhuǎn)換器的集成。很多應(yīng)用都使用了這一接口標(biāo)準(zhǔn)，包括雷達(dá)、無線射頻前端、醫(yī)療成像

消費(fèi)電子
2014-01-26

集成 Altera 數(shù)據(jù)轉(zhuǎn)換器 FPGA
縱向創(chuàng)新與橫向整合引領(lǐng)FPGA新變革

FPGA在先進(jìn)工藝路上的狂飚猛進(jìn)帶來了如影隨形的挑戰(zhàn)：一方面，進(jìn)入20nm和14nm階段后，不光是FPGA復(fù)雜度提升，對(duì)其外圍的電源管理等芯片也提出了“與時(shí)俱進(jìn)”的要求。另一方面，隨著SoC FPGA和3D IC技術(shù)的

電子設(shè)計(jì)自動(dòng)化
2014-01-26

SoC 賽靈思 PI FPGA
Altera JESD204B方案簡(jiǎn)化FPGA系統(tǒng)中前沿?cái)?shù)據(jù)轉(zhuǎn)換器集成

21ic訊 Altera公司今天宣布，開始提供多種JESD204B解決方案，設(shè)計(jì)用于在使用了最新JEDEC JESD204B標(biāo)準(zhǔn)的系統(tǒng)中簡(jiǎn)化Altera FPGA和高速數(shù)據(jù)轉(zhuǎn)換器的集成。很多應(yīng)用都使用了這一接口標(biāo)準(zhǔn)，包括雷達(dá)、無線射頻前端、醫(yī)療

電子設(shè)計(jì)自動(dòng)化
2014-01-24

集成 Altera 數(shù)據(jù)轉(zhuǎn)換器 FPGA
Altera SoC FPGA：體系結(jié)構(gòu)的重要性

SoC FPGA器件在一個(gè)器件中同時(shí)集成了處理器和FPGA體系結(jié)構(gòu)。將兩種技術(shù)合并起來具有很多優(yōu)點(diǎn)，包括更高的集成度、更低的功耗、更小的電路板面積，以及處理器和FPGA之間帶寬更大的通信等等。這一同類最佳的器件發(fā)揮了

電子設(shè)計(jì)自動(dòng)化
2014-01-24

集成 Altera SoC FPGA
Altera開始提供多種JESD204B解決方案

21ic訊 Altera公司(Nasdaq: ALTR)今天宣布，開始提供多種JESD204B解決方案，設(shè)計(jì)用于在使用了最新JEDEC JESD204B標(biāo)準(zhǔn)的系統(tǒng)中簡(jiǎn)化Altera FPGA和高速數(shù)據(jù)轉(zhuǎn)換器的集成。很多應(yīng)用都使用了這一接口標(biāo)準(zhǔn)，包括雷達(dá)、無

電子設(shè)計(jì)自動(dòng)化
2014-01-24

Altera IP JESD204B FPGA
基于ADS1298 與FPGA的高性能腦電信號(hào)采集系統(tǒng)

高性能的便攜式腦電信號(hào)的采集設(shè)備對(duì)臨床醫(yī)學(xué)和認(rèn)知科學(xué)研究領(lǐng)域具有重要意義，設(shè)計(jì)了基于ADS1298和FPGA的高性能腦電信號(hào)采集系統(tǒng)。給出了腦電信號(hào)采集系統(tǒng)的總體設(shè)計(jì)，重點(diǎn)闡述了ADS1298的特點(diǎn)和工作原理，在此基礎(chǔ)上討論了系統(tǒng)的外圍電路以及FPGA接口電路設(shè)計(jì)，最后給出內(nèi)部信號(hào)處理控制模塊設(shè)計(jì)。設(shè)計(jì)的腦電信號(hào)采集系統(tǒng)具有低功耗、高精度和小型化的特點(diǎn)，具有很好的應(yīng)用前景。

數(shù)字電源
2014-01-23

BSP ADS1298 腦電信號(hào)采集系統(tǒng) FPGA
基于PCI總線的微弱信號(hào)采集模塊的設(shè)計(jì)方案

為解決現(xiàn)場(chǎng)測(cè)試系統(tǒng)中微弱信號(hào)的高速實(shí)時(shí)采集處理和及時(shí)可靠存儲(chǔ)的問題，本文提出了基于PCI總線的數(shù)據(jù)采集電路的設(shè)計(jì)方案，該方案將模擬信號(hào)通過高速A/D芯片有效采樣，在FPGA的控制下將數(shù)據(jù)上傳到PC機(jī)進(jìn)行分析處理和保存，從而實(shí)現(xiàn)微弱數(shù)據(jù)信號(hào)的高速采集和將采集到數(shù)據(jù)流的穩(wěn)定傳輸和處理、顯示。

消費(fèi)電子
2014-01-23

PCI總線微弱信號(hào)采集信號(hào)采集模塊 FPGA
基于FPGA某型裝備電視測(cè)角儀檢測(cè)技術(shù)研究

摘要：通過分析電視測(cè)角儀的性能測(cè)試需求，結(jié)合視頻圖像圖像處理技術(shù)，提出了以EP2C35為核心的視頻檢測(cè)系統(tǒng)設(shè)計(jì)方案，通過對(duì)CCD采集到的模擬環(huán)境的視頻圖像信號(hào)進(jìn)行數(shù)字化處理，結(jié)合電視測(cè)角儀參數(shù)檢測(cè)原理，對(duì)測(cè)角儀

電子設(shè)計(jì)自動(dòng)化
2014-01-23

精度檢測(cè)技術(shù) BSP FPGA
基于FPGA的跳頻系統(tǒng)快速同步算法設(shè)計(jì)與實(shí)現(xiàn)

摘要：同步技術(shù)是跳頻系統(tǒng)的核心。本文針對(duì)FPGA的跳頻系統(tǒng)，設(shè)計(jì)了一種基于獨(dú)立信道法，同步字頭法和精準(zhǔn)時(shí)鐘相結(jié)合的快速同步方法，同時(shí)設(shè)計(jì)了基于雙圖案的改進(jìn)型獨(dú)立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計(jì)使

電子設(shè)計(jì)自動(dòng)化
2014-01-22

信道跳頻系統(tǒng) BSP FPGA
基于FPGA的采集卡的圖像增強(qiáng)算法應(yīng)用研究

本文首先對(duì)圖像采集卡系統(tǒng)的組成、整體方案和可行性進(jìn)行了論證，然后給出了圖像采集卡的硬件設(shè)計(jì)。用VHDL和原理圖結(jié)合的方法對(duì)FPGA進(jìn)行編程，實(shí)現(xiàn)了圖像采集系統(tǒng)的各個(gè)功能模塊。接下來提出一種采用設(shè)計(jì)的FPGA卡實(shí)現(xiàn)帶修改參數(shù)的灰度變換圖像增強(qiáng)算法，給出算法的詳細(xì)表達(dá)式及其實(shí)現(xiàn)的定點(diǎn)化子程序，并且給出了圖像算法在FPGA中采用VHDL語言的具體實(shí)現(xiàn)。最后，對(duì)算法的有效性進(jìn)行了測(cè)試，比較了采用該算法及不采用該算法2種情況下的圖像增強(qiáng)效果。

數(shù)字電源
2014-01-20

采集卡圖像增強(qiáng)算法 BSP FPGA
基于STM32和FPGA的CAN總線運(yùn)動(dòng)控制器的設(shè)計(jì)

摘要：運(yùn)用低功耗COrtex—M3微控制器STM32F103VBT6和FPGA芯片設(shè)計(jì)一種基于CAN總線的運(yùn)動(dòng)控制器。介紹系統(tǒng)的體系結(jié)構(gòu)、主要硬件設(shè)計(jì)和軟件結(jié)構(gòu)。利用FPGA高速處理能力實(shí)現(xiàn)控制算法，與外界通信采用STM32和CAN總線

工業(yè)控制
2014-01-20

運(yùn)動(dòng)控制器 STM32 CAN總線 FPGA
基于FPGA的RS碼譯碼器的設(shè)計(jì)

摘要：介紹了符合CCSDS標(biāo)準(zhǔn)的RS(255，223)碼譯碼器的硬件實(shí)現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時(shí)域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級(jí)流水線結(jié)構(gòu)實(shí)現(xiàn)，減小了譯碼器的時(shí)延

電子設(shè)計(jì)自動(dòng)化
2014-01-20

譯碼器 RS BSP FPGA
基于FPGA的多軸控制器設(shè)計(jì)

摘要：介紹了一種基于FPGA的多軸控制器，控制器主要由ARM7(LPC2214)和FPGA(EP2C5T144C8)及其外圍電路組成，用于同時(shí)控制多路電機(jī)的運(yùn)動(dòng)。利用Verilog HDL硬件描述語言在FPGA中實(shí)現(xiàn)了電機(jī)控制邏輯，主要包括脈沖控制

電子設(shè)計(jì)自動(dòng)化
2014-01-19

多軸控制器 BSP 控制器設(shè)計(jì) FPGA
基于FPGA的石油測(cè)井控制系統(tǒng)

摘要：針對(duì)石油測(cè)井儀器須將地下傳感器發(fā)送的不同數(shù)量級(jí)信號(hào)進(jìn)行識(shí)別并恢復(fù)原始數(shù)值，從而方便地面分析地下情況，本文介紹了一種基于FPGA和DSP的石油測(cè)井控制系統(tǒng)的軟硬件設(shè)計(jì)與實(shí)現(xiàn)的新方法，采用FPGA芯片EP1C6T144

電子設(shè)計(jì)自動(dòng)化
2014-01-19

控制系統(tǒng) 數(shù)據(jù)總線 BSP FPGA
基于FPGA和DDS的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)

摘要：為了提高數(shù)字調(diào)制信號(hào)發(fā)生器的頻率準(zhǔn)確度和穩(wěn)定度，并使其相關(guān)技術(shù)參數(shù)靈活可調(diào)，提出了基于FPGA和DDS技術(shù)的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)方法。利用Matlab／Simulink、DSP Builder、QuartusⅡ3個(gè)工具軟件，進(jìn)行基本

電子設(shè)計(jì)自動(dòng)化
2014-01-19

信號(hào)發(fā)生器數(shù)字調(diào)制信號(hào) DDS FPGA
基于FPGA的無人機(jī)控制器設(shè)計(jì)與實(shí)現(xiàn)

摘要：根據(jù)無人機(jī)系統(tǒng)的控制特點(diǎn)，提出了一種基于FPGA的無人機(jī)控制器設(shè)計(jì)方案，并完成了該方案的軟硬件設(shè)計(jì)。該方案將鍵盤掃描、AD采樣、指令編碼與顯示和指令異步串行發(fā)送等功能模塊集成到FPGA內(nèi)部，簡(jiǎn)化了控制器硬

電子設(shè)計(jì)自動(dòng)化
2014-01-19

無人機(jī) BSP 控制器設(shè)計(jì) FPGA

首頁上一頁 141 142 143 144 145 146 147 148 149 150 下一頁尾頁

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

基于FPGA的步進(jìn)電機(jī)優(yōu)化控制

基于FPGA的QCM濕度測(cè)量系統(tǒng)程序設(shè)計(jì)與仿真

Altera最新驗(yàn)證工具推進(jìn)了FPGA和SoC中高速串行收發(fā)器的評(píng)估

Microsemi為主流FPGA產(chǎn)品組合提供全新小封裝器件

Altera JESD204B解決方案簡(jiǎn)化了基于FPGA系統(tǒng)中前沿?cái)?shù)據(jù)轉(zhuǎn)換器的集成

縱向創(chuàng)新與橫向整合引領(lǐng)FPGA新變革

Altera JESD204B方案簡(jiǎn)化FPGA系統(tǒng)中前沿?cái)?shù)據(jù)轉(zhuǎn)換器集成

Altera SoC FPGA：體系結(jié)構(gòu)的重要性

Altera開始提供多種JESD204B解決方案

基于ADS1298 與FPGA的高性能腦電信號(hào)采集系統(tǒng)

基于PCI總線的微弱信號(hào)采集模塊的設(shè)計(jì)方案

基于FPGA某型裝備電視測(cè)角儀檢測(cè)技術(shù)研究

基于FPGA的跳頻系統(tǒng)快速同步算法設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的采集卡的圖像增強(qiáng)算法應(yīng)用研究

基于STM32和FPGA的CAN總線運(yùn)動(dòng)控制器的設(shè)計(jì)

基于FPGA的RS碼譯碼器的設(shè)計(jì)

基于FPGA的多軸控制器設(shè)計(jì)

基于FPGA的石油測(cè)井控制系統(tǒng)

基于FPGA和DDS的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的無人機(jī)控制器設(shè)計(jì)與實(shí)現(xiàn)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻