FPGA

我要報錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

Altera Stratix IV FPGA助推XDI dbX分析平臺

關(guān)鍵字: XtremeData Stratix IV FPGA XDI dbX Altera公司宣布，XtremeData有限公司下一代dbX系列數(shù)據(jù)庫平臺設(shè)計采用了高性能Stratix IV FPGA，該系列專門用于對大型數(shù)據(jù)庫進行全面分析和研究。 dbX是含有分析系統(tǒng)

消費電子
2009-12-09

Altera FPGA STRATIX EDA
基于DSP+FPGA的實時視頻采集系統(tǒng)設(shè)計

0 引言圖像是自然生物或人造物理的觀測系統(tǒng)對世界的記錄，是以物理為載體，以介質(zhì)來記錄信息的一種形式。圖像信息是人類認識世界的重要知識來源。據(jù)學者統(tǒng)計，人類所得的信息有80％以上是來自眼睛攝取的圖像

數(shù)字電源
2009-12-08

DSP 系統(tǒng)設(shè)計視頻采集系統(tǒng) FPGA
基于DSP+FPGA的實時視頻采集系統(tǒng)設(shè)計

基于DSP+FPGA的實時視頻采集系統(tǒng)設(shè)計

嵌入式教程
2009-12-08

DSP 系統(tǒng)設(shè)計視頻采集系統(tǒng) FPGA
基于FPGA的高速數(shù)字相關(guān)器設(shè)計

　摘要：在數(shù)字通信的數(shù)據(jù)傳輸過程中，需要保持數(shù)據(jù)在傳輸過程中的同步，因此要在數(shù)據(jù)傳輸過程中插入幀同步字進行檢測，從而有效避免發(fā)送數(shù)據(jù)和接收數(shù)據(jù)在傳輸過程中出現(xiàn)的異步問題。文中提出了一種采用流水線技術(shù)、

電子設(shè)計自動化
2009-12-08

幀同步高速數(shù)字數(shù)字相關(guān)器 FPGA
基于ADC和FPGA脈沖信號測量設(shè)計

　0引言　　測頻和測脈寬現(xiàn)在有多種方法。通?；贛CU的信號參數(shù)測量，由于其MCU工作頻率很低，所以能夠達到的精度也比較低，而基于AD10200和FPGA的時域測量精度往往可達10 ns，頻率測量精度在100 kHz以內(nèi)。適應(yīng)信號

測試測量
2009-12-08

脈沖信號信號測量 ADC FPGA
Stratix IV E FPGA 開發(fā)套件(Altera)

Altera宣布推出其面向 Stratix IV FPGA 的最新開發(fā)套件。Stratix IV E FPGA 開發(fā)套件具有業(yè)界最高密度、最高性能的 FPGA。該套件為用戶提供了全面的設(shè)計環(huán)境，其中包括迅速開始其高密度原型產(chǎn)品設(shè)計所需的硬件和軟件

電子設(shè)計自動化
2009-12-08

開發(fā)套件 Altera FPGA STRATIX
基于FPGA的電動機微機保護實現(xiàn)方法

基于FPGA的電動機微機保護實現(xiàn)方法

嵌入式軟件
2009-12-07

微機電動機 BSP FPGA
基于對EPCS在線編程的FPGA可重構(gòu)方法

0 引言可重構(gòu)體系結(jié)構(gòu)已經(jīng)成為FPGA系統(tǒng)開發(fā)的研究熱點，并已有許多令人矚目的研究成果及產(chǎn)品應(yīng)用。FPGA可重構(gòu)的應(yīng)用為用戶提供了方便的系統(tǒng)升級模式，同時也實現(xiàn)了基于相同硬件系統(tǒng)的不同工作模式功能。在當

電子設(shè)計自動化
2009-12-07

在線編程 EPC BSP FPGA
基于FPGA的磁浮軸承控制系統(tǒng)研究

0 引言磁浮軸承(Magnetic Bearing)是以磁性力完全非接觸式支持旋轉(zhuǎn)體的軸承，其廣義上的定義是可支持直線運動物體的軸承及局部有機械性接觸的軸承。其作用原理是借磁場感應(yīng)產(chǎn)生的磁浮力來抵抗重力場及轉(zhuǎn)軸運

工業(yè)控制
2009-12-07

控制系統(tǒng) 系統(tǒng)研究軸承 FPGA
采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

引言在全球競爭和經(jīng)濟因素環(huán)境下，當今高技術(shù)產(chǎn)品利潤和銷售在不斷下滑，工程設(shè)計團隊在向市場推出低成本產(chǎn)品方面承受了很大的壓力。新產(chǎn)品研發(fā)面臨兩種不同的系統(tǒng)挑戰(zhàn)：利用最新的技術(shù)和功能開發(fā)全新的產(chǎn)品，或者采

電子設(shè)計自動化
2009-12-07

PCIE CYCLONE Altera FPGA
充分發(fā)揮FPGA浮點IP內(nèi)核的優(yōu)勢

最近出現(xiàn)的 FPGA設(shè)計工具和 IP有效減少了計算占用的資源，大大簡化了浮點數(shù)據(jù)通路的實現(xiàn)。而且，與數(shù)字信號處理器不同， FPGA能夠支持浮點和定點混合工作的 DSP數(shù)據(jù)通路，實現(xiàn)的性能超過了 100 GFLOPS。在所有信

電子設(shè)計自動化
2009-12-07

內(nèi)核矩陣 IP FPGA
基于FPGA和DDS的信號源設(shè)計

基于FPGA和DDS的信號源設(shè)計

嵌入式教程
2009-12-06

信號源 DDS BSP FPGA
基于ADC和FPGA脈沖信號測量設(shè)計

　0引言　　測頻和測脈寬現(xiàn)在有多種方法。通常基于MCU的信號參數(shù)測量，由于其MCU工作頻率很低，所以能夠達到的精度也比較低，而基于AD10200和FPGA的時域測量精度往往可達10 ns，頻率測量精度在100 kHz以內(nèi)。適應(yīng)信號

數(shù)字電源
2009-12-06

脈沖信號信號測量 ADC FPGA
Stratix IV E FPGA 開發(fā)套件(Altera)

Stratix IV E FPGA 開發(fā)套件(Altera)

嵌入式軟件
2009-12-06

開發(fā)套件 Altera FPGA STRATIX
基于對EPCS在線編程的FPGA可重構(gòu)方法

0 引言可重構(gòu)體系結(jié)構(gòu)已經(jīng)成為FPGA系統(tǒng)開發(fā)的研究熱點，并已有許多令人矚目的研究成果及產(chǎn)品應(yīng)用。FPGA可重構(gòu)的應(yīng)用為用戶提供了方便的系統(tǒng)升級模式，同時也實現(xiàn)了基于相同硬件系統(tǒng)的不同工作模式功能。在當

數(shù)字電源
2009-12-05

在線編程 EPC BSP FPGA
基于FPGA的磁浮軸承控制系統(tǒng)研究

0 引言磁浮軸承(Magnetic Bearing)是以磁性力完全非接觸式支持旋轉(zhuǎn)體的軸承，其廣義上的定義是可支持直線運動物體的軸承及局部有機械性接觸的軸承。其作用原理是借磁場感應(yīng)產(chǎn)生的磁浮力來抵抗重力場及轉(zhuǎn)軸運

數(shù)字電源
2009-12-05

控制系統(tǒng) 系統(tǒng)研究軸承 FPGA
采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

引言在全球競爭和經(jīng)濟因素環(huán)境下，當今高技術(shù)產(chǎn)品利潤和銷售在不斷下滑，工程設(shè)計團隊在向市場推出低成本產(chǎn)品方面承受了很大的壓力。新產(chǎn)品研發(fā)面臨兩種不同的系統(tǒng)挑戰(zhàn)：利用最新的技術(shù)和功能開發(fā)全新的產(chǎn)品，或者采

數(shù)字電源
2009-12-04

PCIE CYCLONE Altera FPGA
采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

嵌入式軟件
2009-12-04

PCIE CYCLONE Altera FPGA
充分發(fā)揮FPGA浮點IP內(nèi)核的優(yōu)勢

最近出現(xiàn)的 FPGA設(shè)計工具和 IP有效減少了計算占用的資源，大大簡化了浮點數(shù)據(jù)通路的實現(xiàn)。而且，與數(shù)字信號處理器不同， FPGA能夠支持浮點和定點混合工作的 DSP數(shù)據(jù)通路，實現(xiàn)的性能超過了 100 GFLOPS。在所有信

數(shù)字電源
2009-12-04

內(nèi)核矩陣 IP FPGA
基于FPGA的2M誤碼測試儀設(shè)計

0 引言無論是何種通信新業(yè)務(wù)的推出和運營，都離不開強力有效且高可靠的傳輸系統(tǒng)。隨之而帶來的問題就是如何對系統(tǒng)的傳輸質(zhì)量進行測量和保證。誤碼測試儀是一種能夠測量和保證傳輸質(zhì)量的智能化儀器，該

電子設(shè)計自動化
2009-12-04

幀同步誤碼測試儀 BSP FPGA

首頁上一頁 292 293 294 295 296 297 298 299 300 301 下一頁尾頁

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

Altera Stratix IV FPGA助推XDI dbX分析平臺

基于DSP+FPGA的實時視頻采集系統(tǒng)設(shè)計

基于DSP+FPGA的實時視頻采集系統(tǒng)設(shè)計

基于FPGA的高速數(shù)字相關(guān)器設(shè)計

基于ADC和FPGA脈沖信號測量設(shè)計

Stratix IV E FPGA 開發(fā)套件(Altera)

基于FPGA的電動機微機保護實現(xiàn)方法

基于對EPCS在線編程的FPGA可重構(gòu)方法

基于FPGA的磁浮軸承控制系統(tǒng)研究

采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

充分發(fā)揮FPGA浮點IP內(nèi)核的優(yōu)勢

基于FPGA和DDS的信號源設(shè)計

基于ADC和FPGA脈沖信號測量設(shè)計

Stratix IV E FPGA 開發(fā)套件(Altera)

基于對EPCS在線編程的FPGA可重構(gòu)方法

基于FPGA的磁浮軸承控制系統(tǒng)研究

采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

充分發(fā)揮FPGA浮點IP內(nèi)核的優(yōu)勢

基于FPGA的2M誤碼測試儀設(shè)計

相關(guān)標簽

關(guān)注此標簽的用戶(人)

熱門活動

課程視頻