FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

基于Actel FPGA的PWM IP的應(yīng)用

　脈沖寬度調(diào)制(PWM)是英文“Pluse Width Modulation”的縮寫(xiě)，簡(jiǎn)稱脈寬調(diào)制。它是利用微處理器的數(shù)字輸出來(lái)對(duì)模擬電路進(jìn)行控制的一種非常有效的技術(shù)，根據(jù)相應(yīng)的載荷的變化來(lái)調(diào)制晶體管柵極或基極的偏置，來(lái)實(shí)現(xiàn)開(kāi)關(guān)

電子設(shè)計(jì)自動(dòng)化
2009-11-24

ACTEL FPGA PWM IP
基于FPGA二次群分接器的實(shí)現(xiàn)

1．引言為了提高傳輸速率，擴(kuò)大通信容量，減少信道數(shù)量，通常把多路信號(hào)復(fù)用成一路信號(hào)進(jìn)行傳輸。在多種復(fù)用方式中，時(shí)分復(fù)用是一種常用的方式。時(shí)分復(fù)用是多路信號(hào)按照時(shí)間間隔共享一路信道進(jìn)行傳輸。復(fù)接是

工業(yè)控制
2009-11-24

脈沖 BSP HZ FPGA
Spansion MirrorBi為經(jīng)Xilinx Spartan-6 FPGA驗(yàn)證的配置解決方案提供

Spansion公司宣布：其MirrorBit 閃存現(xiàn)已可作為經(jīng)賽靈思（Xilinx）Spartan-6 FPGA系列驗(yàn)證的配置解決方案提供。Spansion提供了一個(gè)MirrorBit Multi-I/O閃存附加模塊，它與賽靈思的Spartan-6評(píng)估和開(kāi)發(fā)工具兼容，使得

電子設(shè)計(jì)自動(dòng)化
2009-11-24

Xilinx SPANSION SPARTAN-6 FPGA
使用NI LabVIEW FPGA 與智能 DAQ的自動(dòng)高電壓電擊測(cè)試

Author(s): David Hakey - Medtronic, Inc. Patrick J. Ryan - Medtronic, Inc. Johnny Maynes - Medtronic, Inc. Industry: Electronics, Biotechnology Products: NI-VISA, LabVIEW, FPGA Module, PXI-7811R

測(cè)試測(cè)量
2009-11-23

LabVIEW 壓電高電壓 FPGA
基于CPLD/FPGA的多功能分頻器的設(shè)計(jì)與實(shí)現(xiàn)

引言分頻器在CPLD/FPGA設(shè)計(jì)中使用頻率比較高,盡管目前大部分設(shè)計(jì)中采用芯片廠家集成的鎖相環(huán)資源 ,但是對(duì)于要求奇數(shù)倍分頻（如3、5等）、小數(shù)倍（如2.5、3.5等）分頻、占空比50%的應(yīng)用場(chǎng)合卻往往不能滿足要求。

電子設(shè)計(jì)自動(dòng)化
2009-11-20

分頻器 CPLD BSP FPGA
基于DSP和FPGA的調(diào)幅廣播信號(hào)監(jiān)測(cè)系統(tǒng)

　引言　　隨著通信與廣播電視業(yè)務(wù)的發(fā)展，無(wú)線電頻譜迅速、大量的被占用，頻道擁擠和相互間干擾日趨嚴(yán)重，為了能有效地利用無(wú)線電頻譜，減少相互間的干擾，信號(hào)監(jiān)測(cè)業(yè)務(wù)隨之成為必要。調(diào)幅廣播信號(hào)監(jiān)測(cè)系統(tǒng)是用于實(shí)

數(shù)字電源
2009-11-18

DSP 載波頻率信號(hào)監(jiān)測(cè)系統(tǒng) FPGA
基于DSP和FPGA的調(diào)幅廣播信號(hào)監(jiān)測(cè)系統(tǒng)

基于DSP和FPGA的調(diào)幅廣播信號(hào)監(jiān)測(cè)系統(tǒng)

嵌入式教程
2009-11-18

DSP 載波頻率信號(hào)監(jiān)測(cè)系統(tǒng) FPGA
EasyPath-6 FPGA(賽靈思)

賽靈思公司宣布隆重推出EasyPath-6 FPGA，該產(chǎn)品為高性能 FPGA 進(jìn)入量產(chǎn)器件提供了六周內(nèi)即可實(shí)現(xiàn)的總成本最低、風(fēng)險(xiǎn)最小的的解決方案，在所有FPGA降低成本解決方案中轉(zhuǎn)入量產(chǎn)時(shí)間最快。新款 EasyPath FPGA 無(wú)最低訂

電子設(shè)計(jì)自動(dòng)化
2009-11-17

器件賽靈思 VIRTEX-6 FPGA
基于FPGA的人工神經(jīng)網(wǎng)絡(luò)實(shí)現(xiàn)方法的研究

基于FPGA的神經(jīng)網(wǎng)絡(luò)實(shí)現(xiàn)方法已成為實(shí)際實(shí)時(shí)應(yīng)用神經(jīng)網(wǎng)絡(luò)的一種途徑。本文就十多年來(lái)基于FPGA的ANN實(shí)現(xiàn)作一個(gè)系統(tǒng)的總結(jié)，例舉關(guān)鍵的技術(shù)問(wèn)題，給出詳細(xì)的數(shù)據(jù)分析，引用相關(guān)的最新研究成果，對(duì)不同的實(shí)現(xiàn)方法和思想進(jìn)行討論分析，并說(shuō)明存在的問(wèn)題以及改善方法，強(qiáng)調(diào)神經(jīng)網(wǎng)絡(luò)FPGA實(shí)現(xiàn)的發(fā)展方向和潛力及提出自己的想法。另外，還指出基于FPGA實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)存在的瓶頸制約，最后對(duì)今后的研究趨勢(shì)作出估計(jì)。

電子設(shè)計(jì)自動(dòng)化
2009-11-17

神經(jīng)網(wǎng)絡(luò) AN BSP FPGA
硬件求職筆試題 IC設(shè)計(jì)基礎(chǔ)

IC設(shè)計(jì)基礎(chǔ)（流程、工藝、版圖、器件）1、我們公司的產(chǎn)品是集成電路，請(qǐng)描述一下你對(duì)集成電路的認(rèn)識(shí)，列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）

充電吧
2009-11-16

硬件 IC設(shè)計(jì) ASIC FPGA
EasyPath-6 FPGA(賽靈思)

賽靈思公司宣布隆重推出EasyPath-6 FPGA，該產(chǎn)品為高性能 FPGA 進(jìn)入量產(chǎn)器件提供了六周內(nèi)即可實(shí)現(xiàn)的總成本最低、風(fēng)險(xiǎn)最小的的解決方案，在所有FPGA降低成本解決方案中轉(zhuǎn)入量產(chǎn)時(shí)間最快。新款 EasyPath FPGA 無(wú)最低訂

數(shù)字電源
2009-11-14

器件賽靈思 VIRTEX-6 FPGA
基于FPGA的FIFO設(shè)計(jì)和應(yīng)用

為實(shí)現(xiàn)目標(biāo)識(shí)別與跟蹤的應(yīng)用目的，在基于TMS320DM642的FIFO基礎(chǔ)上擴(kuò)展存儲(chǔ)空間，提出一種基于FPGA實(shí)現(xiàn)SDRAM控制器的方法。分析所用SDRAM的特點(diǎn)和工作原理，介紹FPGA中SDRAM控制器的組成和工作流程，給出應(yīng)用中讀SDRAM的時(shí)序圖。FPGA采用模塊化設(shè)計(jì)，增強(qiáng)SDRAM控制器的通用性，更方便地滿足實(shí)際需求。

模擬
2009-11-12

狀態(tài)機(jī) FIFO BSP FPGA
基于FPGA玻璃缺陷圖像采集處理系統(tǒng)

在進(jìn)行圖像采集過(guò)程中，重點(diǎn)需要解決采集系統(tǒng)的實(shí)時(shí)性問(wèn)題。而這里選用的多線陣CCD拼接圖像的采集方法勢(shì)必導(dǎo)致在低級(jí)算法階段會(huì)產(chǎn)生極大的數(shù)據(jù)流，應(yīng)用一個(gè)高速的嵌入式處理模塊則能很好地完成圖像處理的低級(jí)算法部分。在此分析了玻璃缺陷采集處理系統(tǒng)的工作過(guò)程，對(duì)系統(tǒng)內(nèi)存控制做了詳細(xì)的描述，并在FPGA內(nèi)實(shí)現(xiàn)了圖像的低級(jí)處理，從而使計(jì)算機(jī)從低級(jí)處理的大量數(shù)據(jù)中解脫出來(lái)。

電子設(shè)計(jì)自動(dòng)化
2009-11-11

SDRAM BSP 圖像采集處理系統(tǒng) FPGA
基于AD7543和FPGA的數(shù)／模轉(zhuǎn)換電路設(shè)計(jì)

設(shè)計(jì)基于AD7543和FPGA的數(shù)／模轉(zhuǎn)換電路，介紹AD7543的主要特點(diǎn)、封裝形式、引腳功能和工作原理，設(shè)計(jì)基于AD7543轉(zhuǎn)換芯片的具體的數(shù)／模轉(zhuǎn)換硬件電路，利用Verilog HDL語(yǔ)言描述AD7543的控制時(shí)序，并給出具體的Veril-og HDL代碼及其仿真結(jié)果。實(shí)踐結(jié)果表明，該設(shè)計(jì)可行，可取代傳統(tǒng)的“CPU+專用的數(shù)／模轉(zhuǎn)換(D／A)芯片”設(shè)計(jì)結(jié)構(gòu)，可進(jìn)一步提高系統(tǒng)的可靠性和抗干擾能力。

模擬
2009-11-11

電路設(shè)計(jì) 轉(zhuǎn)換電路 AD75 FPGA
基于FPGA嵌入式的多比特自相關(guān)器設(shè)計(jì)

該設(shè)計(jì)利用FPGA的嵌入式軟核NiosⅡ處理器，通過(guò)嵌入式操作系統(tǒng)μC／OS-Ⅱ，實(shí)現(xiàn)了在FPGA內(nèi)的自相關(guān)計(jì)算器；利用FPGA強(qiáng)大的并行運(yùn)算功能和自帶存儲(chǔ)器實(shí)現(xiàn)的“乒乓”RAM，通過(guò)軟核NiosⅡ輸出控制字實(shí)時(shí)切換調(diào)用兩個(gè)“乒乓”RAM的存儲(chǔ)和讀取功能，使之同時(shí)完成對(duì)采集數(shù)據(jù)的緩沖存儲(chǔ)和向乘法器提供計(jì)算數(shù)據(jù)的功能，使芯片的整個(gè)數(shù)字處理鏈路連續(xù)化。另外，采用多比特進(jìn)行自相關(guān)運(yùn)算較之于現(xiàn)在天文臺(tái)使用的1 b量化自相關(guān)器，能有效地提高SNR退化比。

電子設(shè)計(jì)自動(dòng)化
2009-11-11

存儲(chǔ)器嵌入式 BSP FPGA
基于FPGA的PC／104-CAN通訊板設(shè)計(jì)

0 引言 PC／104嵌入式控制PC出現(xiàn)于20世紀(jì)80年代末，并于1992年形成IEEEP966．1標(biāo)準(zhǔn)。它一方面繼承了PC的所有資源，另一方面又對(duì)PC的各個(gè)方面做了優(yōu)化設(shè)計(jì)，使其與IBM PC完全兼容，并具有體積小，功耗低，工作

電子設(shè)計(jì)自動(dòng)化
2009-11-11

PC CAN通訊 BSP FPGA
LS碼及其FPGA的實(shí)現(xiàn)

0 引言眾所周知，在二元域、有限域以及復(fù)數(shù)域都不存在理想的地址碼，如m序列、Gold序列以及Walsh碼的相關(guān)性都不理想，這使得采用傳統(tǒng)擴(kuò)頻碼的CDMA系統(tǒng)是一個(gè)自干擾系統(tǒng)，需要采用聯(lián)合檢測(cè)技術(shù)、智能天線技術(shù)

電子設(shè)計(jì)自動(dòng)化
2009-11-11

仿真 BSP SERIAL FPGA
基于FPGA的激光無(wú)線通信精跟蹤系統(tǒng)

0 引言以大氣作為傳輸介質(zhì)，激光作為信息載體進(jìn)行無(wú)線通信時(shí)，空一地激光無(wú)線通信是激光無(wú)線通信的一種常見(jiàn)形式，信標(biāo)光的準(zhǔn)確捕獲、瞄準(zhǔn)與跟蹤(Acquisition，Pointing and Tracking，APT)是其關(guān)鍵技術(shù)，AP

電子設(shè)計(jì)自動(dòng)化
2009-11-10

激光跟蹤系統(tǒng) 光無(wú)線通信 FPGA
基于FPGA的FIFO設(shè)計(jì)和應(yīng)用

為實(shí)現(xiàn)目標(biāo)識(shí)別與跟蹤的應(yīng)用目的，在基于TMS320DM642的FIFO基礎(chǔ)上擴(kuò)展存儲(chǔ)空間，提出一種基于FPGA實(shí)現(xiàn)SDRAM控制器的方法。分析所用SDRAM的特點(diǎn)和工作原理，介紹FPGA中SDRAM控制器的組成和工作流程，給出應(yīng)用中讀SDRAM的時(shí)序圖。FPGA采用模塊化設(shè)計(jì)，增強(qiáng)SDRAM控制器的通用性，更方便地滿足實(shí)際需求。

數(shù)字電源
2009-11-09

狀態(tài)機(jī) FIFO BSP FPGA

首頁(yè) 上一頁(yè) 294 295 296 297 298 299 300 301 302 303 下一頁(yè) 尾頁(yè)

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

基于Actel FPGA的PWM IP的應(yīng)用

基于FPGA二次群分接器的實(shí)現(xiàn)

Spansion MirrorBi為經(jīng)Xilinx Spartan-6 FPGA驗(yàn)證的配置解決方案提供

使用NI LabVIEW FPGA 與智能 DAQ的自動(dòng)高電壓電擊測(cè)試

基于CPLD/FPGA的多功能分頻器的設(shè)計(jì)與實(shí)現(xiàn)

基于DSP和FPGA的調(diào)幅廣播信號(hào)監(jiān)測(cè)系統(tǒng)

基于DSP和FPGA的調(diào)幅廣播信號(hào)監(jiān)測(cè)系統(tǒng)

EasyPath-6 FPGA(賽靈思)

基于FPGA的人工神經(jīng)網(wǎng)絡(luò)實(shí)現(xiàn)方法的研究

硬件求職筆試題 IC設(shè)計(jì)基礎(chǔ)

EasyPath-6 FPGA(賽靈思)

基于FPGA的FIFO設(shè)計(jì)和應(yīng)用

基于FPGA玻璃缺陷圖像采集處理系統(tǒng)

基于AD7543和FPGA的數(shù)／模轉(zhuǎn)換電路設(shè)計(jì)

基于FPGA嵌入式的多比特自相關(guān)器設(shè)計(jì)

基于FPGA的PC／104-CAN通訊板設(shè)計(jì)

LS碼及其FPGA的實(shí)現(xiàn)

基于FPGA的激光無(wú)線通信精跟蹤系統(tǒng)

基于FPGA的FIFO設(shè)計(jì)和應(yīng)用

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻