FPGA
-
基于FPGA的PCI總線接口硬件調(diào)試策略
0 引言 在FPGA的設(shè)計(jì)流程中，完成設(shè)計(jì)輸入以及成功綜合、布局布線，只能說(shuō)明設(shè)計(jì)符合一定的語(yǔ)法規(guī)范，而并不能保證其滿足設(shè)計(jì)人員對(duì)功能的要求，因而需要通過(guò)仿真對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證。仿真驗(yàn)證的目的是為了發(fā)現(xiàn)設(shè)
-
FPGA與ADSP TS201的總線接口設(shè)計(jì)
在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用越來(lái)越廣泛。ADI公司的
-
Altera Stratix IVFPGA助推XDI dbX分析平臺(tái)
Altera公司日前宣布，XtremeData有限公司下一代dbX系列數(shù)據(jù)庫(kù)平臺(tái)設(shè)計(jì)采用了高性能Stratix IV FPGA，該系列專門用于對(duì)大型數(shù)據(jù)庫(kù)進(jìn)行全面分析和研究。 dbX是含有分析系統(tǒng)所有組件的全集成平臺(tái)，包括，存儲(chǔ)、計(jì)算、互
-
基于AD9852的基準(zhǔn)源設(shè)計(jì)
0 引 言 直接數(shù)字頻率合成(DD6)是一種以固定的精確時(shí)鐘源為基準(zhǔn)，利用數(shù)字處理模塊產(chǎn)生頻率和相位均可調(diào)的輸出信號(hào)的技術(shù)。隨著超大規(guī)模集成電路和微電子技術(shù)的發(fā)展，現(xiàn)代高性能、高集成度和小體積的DDS產(chǎn)品正
-
基于FPGA的機(jī)械振動(dòng)臺(tái)自動(dòng)定中系統(tǒng)
0 引言 在力學(xué)環(huán)境試驗(yàn)中，振動(dòng)試驗(yàn)應(yīng)用最為廣泛，尤其是國(guó)防科技應(yīng)用中的火藥裝填，即通過(guò)一定的振級(jí)和時(shí)間將火藥填實(shí)，其工作過(guò)程為將火藥罐體固定于機(jī)械振動(dòng)臺(tái)上，然后設(shè)定相應(yīng)的振動(dòng)頻率及振動(dòng)幅度，當(dāng)?shù)?/p>
-
基于FPGA的PCB測(cè)試機(jī)硬件電路設(shè)計(jì)
PCB 光板測(cè)試機(jī)基本的測(cè)試原理是歐姆定律，其測(cè)試方法是將待測(cè)試點(diǎn)間加一定的測(cè)試電壓，用譯碼電路選中PCB 板上待測(cè)試的兩點(diǎn)，獲得兩點(diǎn)間電阻值對(duì)應(yīng)的電壓信號(hào)，通過(guò)電壓比較電路，測(cè)試出兩點(diǎn)間的電阻或通斷情況。
-
基于FPGA的多通道HDLC收發(fā)電路設(shè)計(jì)
HDLC(High Level Date Link Control)協(xié)議是通信領(lǐng)域中應(yīng)用最廣泛的協(xié)議之一，它是面向比特的高級(jí)數(shù)據(jù)鏈路控制規(guī)程，具有差錯(cuò)檢測(cè)功能強(qiáng)大、高效和同步傳輸?shù)奶攸c(diǎn)。目前市場(chǎng)上有很多專用的HDLC芯片，但這些芯片大
-
采用FPGA的SOPC技術(shù)研究了傳感器非線性軟件校正的實(shí)現(xiàn)
0 引 言 現(xiàn)代測(cè)量系統(tǒng)中，傳感器的工作性能直接影響整個(gè)系統(tǒng)。由于受外界因素的影響，傳感器大多具有非線性特性，致使測(cè)量?jī)x表或系統(tǒng)的輸入與輸出之間不能保證很好的線性關(guān)系。除了采取硬件補(bǔ)償電路外，對(duì)于軟件補(bǔ)
-
基于TMS320C6713和FPGA的數(shù)字電源控制模塊設(shè)計(jì)
1、引言 重離子加速器冷卻儲(chǔ)存環(huán)（HIRFL—CSR）是國(guó)家“九五”期間重點(diǎn)工程，主要是由主環(huán)CSRm和實(shí)驗(yàn)環(huán)CSRe組成，可以實(shí)現(xiàn)對(duì)重離子的同步加速、冷卻和儲(chǔ)存。磁鐵與電源組成加速器的磁場(chǎng)系統(tǒng)，用來(lái)產(chǎn)生約束磁場(chǎng)。
-
基于DSP和FPGA的三相異步電機(jī)矢量伺服系統(tǒng)
本文所研究的交流伺服系統(tǒng)，充分利用DSP和FPGA的外圍電路和控制接口，簡(jiǎn)化了硬件設(shè)計(jì)，同時(shí)在軟件設(shè)計(jì)中采用模塊化方法方便復(fù)雜程序的編寫。實(shí)驗(yàn)結(jié)果顯示該系統(tǒng)具有良好的控制性能。隨著工業(yè)生產(chǎn)中不斷增長(zhǎng)的高精度、高可靠性的需求，交流伺服系統(tǒng)的應(yīng)用將越來(lái)越廣泛。
-
基于EP2SGX系列FPGA的PCI接口設(shè)計(jì)
0 引 言 在現(xiàn)代雷達(dá)數(shù)據(jù)處理系統(tǒng)和其他應(yīng)用系統(tǒng)中，傳統(tǒng)的ISA、EISA等總線已逐漸無(wú)法適應(yīng)高速數(shù)據(jù)傳輸?shù)囊?。而PCI局部總線以其高性能、低成本、使用方便和適應(yīng)性等優(yōu)點(diǎn)成為大多數(shù)系統(tǒng)的主流總線。其中常用的
-
Altera Stratix IVFPGA助推XDI dbX分析平臺(tái)
Altera公司 宣布，XtremeData有限公司下一代dbX系列數(shù)據(jù)庫(kù)平臺(tái)設(shè)計(jì)采用了高性能Stratix® IV FPGA，該系列專門用于對(duì)大型數(shù)據(jù)庫(kù)進(jìn)行全面分析和研究。 dbX是含有分析系統(tǒng)所有組件的全集成平臺(tái)，包括，存儲(chǔ)、計(jì)算
-
FPGA與ADSP TS201的總線接口設(shè)計(jì)
在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用越來(lái)越廣泛。ADI公司的
-
基于AD9852的基準(zhǔn)源設(shè)計(jì)
0 引 言 直接數(shù)字頻率合成(DD6)是一種以固定的精確時(shí)鐘源為基準(zhǔn)，利用數(shù)字處理模塊產(chǎn)生頻率和相位均可調(diào)的輸出信號(hào)的技術(shù)。隨著超大規(guī)模集成電路和微電子技術(shù)的發(fā)展，現(xiàn)代高性能、高集成度和小體積的DDS產(chǎn)品正
-
Altera Stratix IVFPGA助推XDI dbX分析平臺(tái)
Altera Stratix IVFPGA助推XDI dbX分析平臺(tái)
-
Jointwave展示H.264 IP Core for Xilinx FPGA方案
Jointwave公司是全球領(lǐng)先的FPGA/ASIC 多媒體IP Core 設(shè)計(jì)服務(wù)公司和日本最大FPGA/AISC IP分銷商。SPINNAKER SYSTEMS 聯(lián)合推廣 H.264 for FPGA/ASIC IP on Altera Cyclone III FPGA平臺(tái)實(shí)時(shí)演示在InterBEE2009 (Alter
-
采用FPGA的SOPC技術(shù)研究了傳感器非線性軟件校正的實(shí)現(xiàn)
采用FPGA的SOPC技術(shù)研究了傳感器非線性軟件校正的實(shí)現(xiàn)
-
基于TMS320C6713和FPGA的數(shù)字電源控制模塊設(shè)計(jì)
1、引言 重離子加速器冷卻儲(chǔ)存環(huán)（HIRFL—CSR）是國(guó)家“九五”期間重點(diǎn)工程，主要是由主環(huán)CSRm和實(shí)驗(yàn)環(huán)CSRe組成，可以實(shí)現(xiàn)對(duì)重離子的同步加速、冷卻和儲(chǔ)存。磁鐵與電源組成加速器的磁場(chǎng)系統(tǒng)，用來(lái)產(chǎn)生約束磁場(chǎng)。
