1 引言 數(shù)控振蕩器是數(shù)字通信中調(diào)制解調(diào)單元必不可少的部分,同時也是各種數(shù)字頻率合成器和數(shù)字信號發(fā)生器的核心。隨著數(shù)字通信技術(shù)的發(fā)展。對傳送數(shù)據(jù)的精度和速率要求越來越高。如何得到可數(shù)控的高精度的高頻載
1 引言 數(shù)控振蕩器是數(shù)字通信中調(diào)制解調(diào)單元必不可少的部分,同時也是各種數(shù)字頻率合成器和數(shù)字信號發(fā)生器的核心。隨著數(shù)字通信技術(shù)的發(fā)展。對傳送數(shù)據(jù)的精度和速率要求越來越高。如何得到可數(shù)控的高精度的高頻載
在信息信號處理過程中,如對信號的過濾、檢測、預(yù)測等,都要使用到濾波器,數(shù)字濾波器是數(shù)字信號處理中使用最廣泛的一種方法,常用的數(shù)字濾波器有無限長單位脈沖響應(yīng)(IIR)濾波器和有限長單位脈沖響應(yīng)(FIR)濾波器兩
前言 在通信、雷達(dá)等數(shù)字信號處理系統(tǒng)的設(shè)計中,信號模擬器發(fā)揮著至關(guān)重要的作用。模擬器用來模擬實際工作過程中信號處理系統(tǒng)的各種輸入信號,從而方便了系統(tǒng)調(diào)試??梢岳矛F(xiàn)有儀器模擬這些信號,也可以設(shè)計專門
DSP完成的實時信號模擬器
采用中檔FPGA設(shè)計面向PCI Express系統(tǒng)的解決方案
0 引 言 現(xiàn)代通訊電子設(shè)備的抗干擾測試已經(jīng)成為必須的測試項目,主要的干擾類型為噪聲干擾。在通信信道測試和電子對抗領(lǐng)域里,噪聲始終是最基本、最常用的干擾源之一。如何產(chǎn)生穩(wěn)定和精確的噪聲信號已經(jīng)成為一
1 系統(tǒng)方案 GSM(Global System for Mobile Communications)為全球移動通訊系統(tǒng),是一種起源于歐洲的移動通信技術(shù)標(biāo)準(zhǔn),其開發(fā)目的是讓全球各地可以共同使用一個移動電話網(wǎng)絡(luò)標(biāo)準(zhǔn),讓用戶使用一部手機就能行遍全球
在數(shù)字通信系統(tǒng)中,同步技術(shù)是非常重要的,而位同步是最基本的同步。位同步時鐘信號不僅用于監(jiān)測輸入碼元信號,確保收發(fā)同步,而且在獲取幀同步及對接收的數(shù)字碼元進(jìn)行各種處理的過程中也為系統(tǒng)提供了一個基準(zhǔn)
基于0.13微米CMOS工藝下平臺式FPGA中可重構(gòu)RAM模塊的一種設(shè)計方法
FPGA中SPI復(fù)用配置的編程方法
FPGA的時鐘頻率同步設(shè)計
FPGA單芯片四核二乘二取二的安全系統(tǒng)
1.引言 FPGA器件結(jié)合了 ASIC的高性能和微處理器的靈活,不僅擁有豐富的邏輯資源,而且可以進(jìn)行方便靈活的配置。主動配置方式盡管配置速度快、實現(xiàn)簡單,但并未發(fā)揮 FPGA配置靈活的特點,適合于 FPGA用作單一應(yīng)用的場
0 引 言 數(shù)據(jù)采集和控制系統(tǒng)是對生產(chǎn)過程或科學(xué)實驗中各種物理量進(jìn)行實時采集、測試和反饋控制的閉環(huán)控制,它在工業(yè)控制、軍事電子設(shè)備、醫(yī)學(xué)監(jiān)護(hù)等許多領(lǐng)域發(fā)揮著重要作用。其中,數(shù)據(jù)采集部分尤為重要,而傳統(tǒng)
pci總線是高速同步總線,采用高度綜合優(yōu)化的總線結(jié)構(gòu),目前廣泛應(yīng)用于各種計算機系統(tǒng)中,總線以32位(或64位)數(shù)據(jù)總線、33mhz(或66mhz)的時鐘頻率操作,具有很高的數(shù)據(jù)傳輸速率。 目前開發(fā)pci接口大體有兩種方案,一
0 引 言 數(shù)字信號處理主要研究采用數(shù)字序列或符號序列表示信號,并用數(shù)字計算方法對這些序列進(jìn)行處理,以便把信號變換成符合某種需要的形式。在現(xiàn)代數(shù)字信號處理中,最常用的變換方法就是離散傅里葉變換(DFT),
隨著電子元件的性能和集成度不斷提高而價格卻不斷降低,電子控制單元的發(fā)展正一日千里。隨著各種技術(shù)和應(yīng)用大量涌現(xiàn),從家電領(lǐng)域到工業(yè)自動化生產(chǎn)線,大家關(guān)注的重點還是在增加設(shè)計和提高電源效率的同時能減少設(shè)
0 引言分頻器是FPGA設(shè)計中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計中還廣泛使用集成鎖相環(huán)(如altera的PLL,Xilinx的DLL)來進(jìn)行時鐘的分頻、倍頻以及相移設(shè)計,但是,對于時鐘要求不太嚴(yán)格的設(shè)計,通過自
1.引言 FPGA器件結(jié)合了 ASIC的高性能和微處理器的靈活,不僅擁有豐富的邏輯資源,而且可以進(jìn)行方便靈活的配置。主動配置方式盡管配置速度快、實現(xiàn)簡單,但并未發(fā)揮 FPGA配置靈活的特點,適合于 FPGA用作單一應(yīng)用的場