運用FPGA 進行控制平面/數(shù)據(jù)平面視頻處理

Cadence 的高級可制造性設計(DFM)解決方案

美國國家半導體推出兩款低功率LVDS 2x2 交叉點開關電路

美國國家半導體公司 (National Semiconductor Corporation)宣布該公司的PowerWise®高能效芯片系列添加兩款低功率低電壓差分信號傳輸(LVDS)2x2交叉點開關電路。型號為DS25CP102的交叉點開關電路通道的功耗

基于SoPC的自感知運動圖像采集系統(tǒng)設計

醫(yī)院綜合布線系統(tǒng)的研究

Cadence推出全新Tensilica DNA 100處理器IP，為設備端AI應用提供業(yè)界領先的性能和能效

楷登電子(美國 Cadence公司)近日推出Cadence® Tensilica® DNA100處理器IP，首款深度神經(jīng)網(wǎng)絡加速器(DNA)AI處理器IP，無論小至0.5 還是大到數(shù)百TeraMAC(TMAC)，均可實現(xiàn)高性能和高能效。

各種封裝形式比較

(1)從封裝效率進行比較。DIP最低(約2%～7%)，QFP次之(可達10%～30%)，BGA和PGA的效率較高(約為20％～80％)，CSP最高(可于70％～85%)。(2)從封裝厚度進行比較。PQFP和PDIP封裝厚度為3.6 mm～2.0mm，TQFP和TSOP可減小到

COMSOL 發(fā)布 5.4 版本和兩款全新產(chǎn)品，為用戶帶來更強大的建模功能

新版本推出的 COMSOL Compiler™支持對仿真 App的編譯，以生成可獨立運行、自由分發(fā)的可執(zhí)行程序，新增“復合材料模塊”增強了復合多層結構分析功能。

FPGA在智能壓力傳感器系統(tǒng)中的應用

一無線模塊的使用經(jīng)驗

EMI/EMC設計講座（七）印刷電路板的EMI噪訊對策技巧

隨著電子組件功能提升，各種電子產(chǎn)品不斷朝向高速化方向發(fā)展，然而高性能化、多功能化、可攜帶化的結果，各式各樣的EMC(Electro Magnetic Compatibility)問題，卻成為設計者揮之不去的夢魘。 目前EMI(Electro Magne

印刷鋼網(wǎng)的厚度和開孔面積比影響錫膏的傳輸效率

4 mil的鋼網(wǎng)厚度和較低的開孔面積比使錫膏印刷的傳輸效率低。開孔面積比低于0.6的鋼網(wǎng)在印刷三型錫膏時，很難獲得方正的錫膏形狀，往往是圓柱或近似圓錐型。這使得貼片的一致性也會比較差。盡管錫膏印刷存在挑戰(zhàn)，應

PS2鍵盤接口引腳定義圖

對微電子封裝中關鍵性問題的探討

Key Issues of Micro-Electronic Package天水永紅器材廠　楊建生引言90年代前半期美國提出了第二代表面組裝技術的IC封裝技術--BGA(球柵陣列封裝)，其進一步的小型封裝為CSP(芯片規(guī)模封裝)，在20世紀90年代末成為人們

貼裝APC技術簡介

APC（Advanced Process Control）技術是一種先進組裝工藝控制技術，其基本思路是把焊膏涂敷、元件貼裝和回流焊接工藝作為一個整體來考慮，以達到最佳組裝效果。元件貼裝中對位基準的優(yōu)化，是APC應用實例之一。如圖所