消費(fèi)需求及其對功率管理和功率半導(dǎo)體的深遠(yuǎn)影響

消費(fèi)需求及其對功率管理和功率半導(dǎo)體的深遠(yuǎn)影響

消費(fèi)需求及其對功率管理和功率半導(dǎo)體的深遠(yuǎn)影響

鎖定軍事應(yīng)用，美軍方計劃投資芯片封裝技術(shù)

鎖定軍事應(yīng)用，美軍方計劃投資芯片封裝技術(shù)

英飛凌為全新行業(yè)標(biāo)準(zhǔn)封裝技術(shù)奠定基礎(chǔ)

Intel計劃明年下半年P(guān)enryn將導(dǎo)入無鹵封裝技術(shù)

為了響應(yīng)環(huán)保號召，Intel在65nm處理器制造中引入了低鉛封裝(Lead Reduced Package)，約95%的含鉛焊錫被省去，以符合ROSH標(biāo)準(zhǔn)，新一代的45nm產(chǎn)品將會進(jìn)一步降低鉛金屬含量，達(dá)到ROSH Lead-Free產(chǎn)品要求少于1000ppm的標(biāo)

IBM通用平臺聯(lián)盟加大32nm節(jié)點封裝技術(shù)投資

IR授權(quán)英飛凌科技使用DirectFET封裝技術(shù)

IR授權(quán)英飛凌科技使用DirectFET封裝技術(shù)

精工愛普生開發(fā)出面向超高精細(xì)中小型液晶面板的COG封裝技術(shù)

精工愛普生開發(fā)出了用于在面向便攜終端等的中小型液晶面板的玻璃底板上封裝的源驅(qū)動IC的新型COG（Chip On Glass）技術(shù)。與原來的普通COG封裝技術(shù)相比，能夠以更小的間距進(jìn)行封裝。該公司表示，今后將面向有望面世的超

臺積電將建立12寸晶圓級封裝技術(shù)與產(chǎn)能

全球晶圓代工龍頭臺積電表示，該公司董事會已核準(zhǔn)資本預(yù)算5,980萬美元，建立12寸晶圓級封裝(WaferLevelPackage)技術(shù)與產(chǎn)能。 臺積電董事會并核準(zhǔn)資本預(yù)算2,280萬美元，將原本每月可生產(chǎn)12,600片八寸晶圓的0.18微米邏

臺積電加碼5980萬美元投資晶圓級封裝技術(shù)

晶圓代工廠商臺積電(TSMC)宣布，核準(zhǔn)資本預(yù)算5,980萬美元(約19.7億新臺幣)，建立300mm廠晶圓級封裝(WaferLevelPackage)技術(shù)及產(chǎn)能。臺積電指出，晶圓級封裝技術(shù)可有效縮小終端產(chǎn)品尺寸，順應(yīng)了應(yīng)未來市場需求，提高臺

臺積電加碼5,980萬美元投資晶圓級封裝技術(shù)