FPGA
-
基于FPGA的高速數(shù)據(jù)中繼器設(shè)計的研究
1 前言 高速以太網(wǎng)可以滿足新的容量需求，解決了低帶寬接入、高帶寬傳輸?shù)钠款i問題，擴(kuò)大了應(yīng)用范圍，并與以前的所有以太網(wǎng)兼容。全雙工的以太網(wǎng)協(xié)議并無傳輸距離的限制，只是在實(shí)際應(yīng)用中，物理層技術(shù)限制了最
-
招人雜談
改革開放30年來，中國的電子產(chǎn)業(yè)發(fā)生了很大的變化。目前在金融危機(jī)的大背景下，人才的招聘和選擇尤其重要，但很多電子工程師很多抱怨工資低，待遇差，很多企業(yè)又抱怨招不到合適的人員，我想就這個問題談一下自己的看
-
用于AT91CAP9H的200萬門開發(fā)工具包(Atmel)
用于AT91CAP9H的200萬門開發(fā)工具包(Atmel)
-
基于FPGA的HDB3編解碼器設(shè)計
基于FPGA的HDB3編解碼器設(shè)計
-
招人雜談
招人雜談
-
招人雜談
招人雜談
-
基于FPGA的A/D轉(zhuǎn)換采樣控制模塊的設(shè)計
摘要：本文采用FPGA器件EP1C6T144C8芯片代替單片機(jī)控制A/D轉(zhuǎn)換芯片ADC0809進(jìn)行采樣控制，整個設(shè)計用VHDL語言描述，在QuartusⅡ平臺下進(jìn)行軟件編程實(shí)現(xiàn)正確的A/D轉(zhuǎn)換的工作時序控制過程，并將采樣數(shù)據(jù)從二進(jìn)制轉(zhuǎn)化成B
-
頻率特性測試儀的設(shè)計
以89C51單片機(jī)和FPGA構(gòu)成的最小系統(tǒng)為核心，實(shí)現(xiàn)了一定頻帶范圍內(nèi)對一個未知四端網(wǎng)絡(luò)的幅頻特性和相頻特性的測量。該系統(tǒng)由掃頻信號發(fā)生器，幅度測量模塊，相位測量模塊，示波器顯示模塊等構(gòu)成。用數(shù)字頻率合成技術(shù)設(shè)計掃頻信號發(fā)生器。用戶通過按鍵測量特定頻率的頻率特性。掃頻測量時，可以選擇掃頻輸出信號的下限和上限以及步進(jìn)值。示波器顯示出幅頻和相頻的曲線，界面友好。
-
一種寬帶復(fù)接器的設(shè)計與實(shí)現(xiàn)
信息時代的到來使人們需要共享越來越多的信息。隨著信息及其需求的爆炸性增長,信息的選擇及傳輸速率成為一個重要問題。有線電視網(wǎng)絡(luò)有其固有的高帶寬特性,適合大容量的數(shù)據(jù)傳輸和實(shí)時性要求,使寬帶數(shù)字接入成為可能。
-
基于單片機(jī)和FPGA的頻率特,tt測試儀
介紹基于89S51單片機(jī)和FPGA的頻率特性測試儀的設(shè)計。該系統(tǒng)設(shè)計利用DDS原理由FPGA經(jīng)D／A轉(zhuǎn)換產(chǎn)生掃頻信號，再經(jīng)待測網(wǎng)絡(luò)實(shí)現(xiàn)峰值檢測和相位檢測，從而完成了待測網(wǎng)絡(luò)幅頻和相頻特性曲線的測量和顯示。經(jīng)過調(diào)試，示波器顯示待測網(wǎng)絡(luò)頻率范圍100 Hz～100 kHz的幅頻和相頻特性曲線，該系統(tǒng)工作穩(wěn)定，操作方便。
-
基于FPGA的A/D轉(zhuǎn)換采樣控制模塊的設(shè)計
摘要：本文采用FPGA器件EP1C6T144C8芯片代替單片機(jī)控制A/D轉(zhuǎn)換芯片ADC0809進(jìn)行采樣控制，整個設(shè)計用VHDL語言描述，在QuartusⅡ平臺下進(jìn)行軟件編程實(shí)現(xiàn)正確的A/D轉(zhuǎn)換的工作時序控制過程，并將采樣數(shù)據(jù)從二進(jìn)制轉(zhuǎn)化成B
-
基于FPGA 的簡化UART 電路設(shè)計
摘要： 本文闡述了通用異步發(fā)生器UART 的功能特點(diǎn)，介紹了用硬件描述語言Verilog 來開發(fā)各個模塊，并給出仿真結(jié)果。本設(shè)計使用Altera 的FPGA 芯片，將UART 的核心功能嵌入到FPGA 內(nèi)部，能夠?qū)崿F(xiàn)異步通信的功能，可以
-
測試檢驗(yàn)電路時序的FPGA邏輯驗(yàn)證分析儀
隨著FPGA技術(shù)的廣泛使用，越來越需要一臺能夠測試驗(yàn)證FPGA芯片中所下載電路邏輯時序是否正確的儀器。目前，雖然Agilent、Tektronix 等大公司生產(chǎn)的高端邏輯分析儀能夠?qū)崿F(xiàn)FPGA電路的測試驗(yàn)證功能，但此類儀器價格
-
基于FPGA的線陣CCD驅(qū)動時序及 模擬信號處理的設(shè)計
為保證線陣CCD在圖像測量中正常、穩(wěn)定工作，必須設(shè)計出適合其工作的時序驅(qū)動電路。在分析TCDl501D線陣CCD驅(qū)動時序關(guān)系的基礎(chǔ)上，通過分析CCD輸出的圖像信號，給出了內(nèi)、外相關(guān)雙采樣的時序控制。最后，利用quanus7．2軟件平臺結(jié)合VHDL語言進(jìn)行開發(fā)，對所需驅(qū)動脈沖進(jìn)行仿真設(shè)計。仿真結(jié)果表明，該驅(qū)動電路簡單、功耗小、成本低、抗干擾能力強(qiáng)，適用于設(shè)備小型化的要求。
