FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

基于FPGA和CMX589A的GMSK調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)

摘要：GMSK信號(hào)具有很好的頻譜和功率特性，特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動(dòng)突發(fā)通信系統(tǒng)。根據(jù)GMSK調(diào)制的特點(diǎn)，提出亍一種以FPGA和CMX589A為硬件裁體的GMSK調(diào)制器的設(shè)計(jì)方案，并給出

數(shù)字電源
2009-03-31

FPGA 調(diào)制器 GMS 制器設(shè)計(jì)
一個(gè)FPGA高手的總結(jié)

很早之前就想對(duì)這幾個(gè)月工作經(jīng)歷寫的東西，一是作為自己的總結(jié)，二是自己也很想將自己這段時(shí)間的一些經(jīng)歷和大家分享一下，希望對(duì)初學(xué)者而言能使得他們能少走一些彎路。只是公司里的事情很多，最近經(jīng)常加班，所以

充電吧
2009-03-31

代碼仿真驗(yàn)證 FM FPGA
基于FPGA平臺(tái)構(gòu)建汽車輔助駕駛系統(tǒng)算法

圖4給出了一個(gè)LDW系統(tǒng)的性能圖樣，包括用于車道線備用物提取的基于 FPGA的圖像預(yù)處理功能?？梢钥吹?，右邊兩個(gè)圖片中的輸入幀。左邊的一對(duì)圖像顯示的是我們?cè)贔PGA中實(shí)施的預(yù)處理功能的性能。左上角的圖片顯示的則是閾值化后邊緣檢測(cè)函數(shù)的幅值。左下角圖片是在邊緣細(xì)化和車道線模式搜索處理后拍攝的。很明顯，LDW預(yù)處理器能非常有效地?cái)z取道路圖景，并能將數(shù)據(jù)減少至基本車道線選取物。右上角和右下角圖片中的黃線和紅線分別表示對(duì)基于簡(jiǎn)單直線道路模型的車道標(biāo)線的瞬間跟蹤計(jì)算結(jié)果。

數(shù)字電源
2009-03-31

汽車 SYSTEM GENERATOR FPGA
基于FPGA的高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)的設(shè)計(jì)

0 引言信息技術(shù)的發(fā)展，特別是各種數(shù)字處理器件處理速度的提高，實(shí)時(shí)處理大量的數(shù)據(jù)已經(jīng)成為現(xiàn)實(shí)。但是，在一些惡劣環(huán)境和數(shù)據(jù)無(wú)法進(jìn)行實(shí)時(shí)傳輸?shù)那闆r下，還必須用到存儲(chǔ)測(cè)試的方法。存儲(chǔ)測(cè)試是指在對(duì)被測(cè)對(duì)象

電子設(shè)計(jì)自動(dòng)化
2009-03-31

存儲(chǔ)系統(tǒng) 高速數(shù)據(jù)采集 BSP FPGA
基于EP1C3T144C8的FPGA的開(kāi)發(fā)板設(shè)計(jì)

O 引言現(xiàn)場(chǎng)可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)的出現(xiàn)是超大規(guī)模集成電路(VISI)技術(shù)和計(jì)算機(jī)輔助設(shè)計(jì)(CAD)技術(shù)發(fā)展的結(jié)果。FPGA器件集成度高、體積小，具有通過(guò)用戶編程實(shí)現(xiàn)專門應(yīng)用的的功能。

電子設(shè)計(jì)自動(dòng)化
2009-03-31

開(kāi)發(fā)板基于EP1C3 EP1C3T144 FPGA
一種基于FPGA并行流水線的FIR濾波器設(shè)計(jì)方案

1 Fir濾波器原理有限沖激響應(yīng)(FIR)數(shù)字濾波器和無(wú)限沖激響應(yīng)(IIR)數(shù)字濾波器廣泛應(yīng)用于數(shù)字信號(hào)處理系統(tǒng)中。IIR數(shù)字濾波器方便簡(jiǎn)單，但它相位的非線性，要求采用全通網(wǎng)絡(luò)進(jìn)行相位校正，且穩(wěn)定性難以保障。FIR濾

電子設(shè)計(jì)自動(dòng)化
2009-03-31

濾波器設(shè)計(jì) FIR濾波器 BSP FPGA
基于Matlab和FPGA的FIR數(shù)字濾波器設(shè)計(jì)及實(shí)現(xiàn)

摘要：基于FIR數(shù)字濾波器的原理和層次化、模塊化設(shè)計(jì)思想，結(jié)合Altera公司的CycloneII系列FPGA芯片，提出了FIR數(shù)字濾波器的實(shí)現(xiàn)硬件方案，給出了采用Matlab、QuartusⅡ設(shè)計(jì)及實(shí)現(xiàn)32階低通FIR濾波器的方法步驟，仿真及

電子設(shè)計(jì)自動(dòng)化
2009-03-31

MATLAB 數(shù)字濾波器設(shè)計(jì) FIR數(shù)字濾波器 FPGA
基于FPGA的高速圖像采集系統(tǒng)設(shè)計(jì)

在高速圖像采集系統(tǒng)中，CPU時(shí)鐘資源、I／O端口資源、傳輸單元等都成為系統(tǒng)的瓶頸。本系統(tǒng)采用FPGA+RAM+USB的設(shè)計(jì)：FPGA硬件采樣模塊，有效降低采樣時(shí)延和CPU時(shí)鐘資源；獨(dú)特的RAM時(shí)序控制與讀寫控制分離設(shè)計(jì)，增加了模塊之間的獨(dú)立性，降低了控制的復(fù)雜度；USB設(shè)計(jì)在實(shí)現(xiàn)高速率數(shù)據(jù)傳輸?shù)耐瑫r(shí)又具有低成本、易安裝等優(yōu)點(diǎn)。

電子設(shè)計(jì)自動(dòng)化
2009-03-30

系統(tǒng)設(shè)計(jì) 圖像采集系統(tǒng) 高速圖像采集 FPGA
基于FPGA的8位并行輸入LED掃描控制芯片設(shè)計(jì)

一、介紹 LED(light emitting diode)顯示屏由發(fā)光二極管陣列構(gòu)成。發(fā)光二極管(LED)是一種電流控制器件,具有亮度高、體積小、單色性好、響應(yīng)速度快、驅(qū)動(dòng)簡(jiǎn)單、壽命長(zhǎng)等優(yōu)點(diǎn), 能勝任各種場(chǎng)合實(shí)時(shí)性、多樣性、動(dòng)態(tài)性的

數(shù)字電源
2009-03-30

芯片設(shè)計(jì) LED 控制芯片 FPGA
一個(gè)FPGA高手的總結(jié)

一個(gè)FPGA高手的總結(jié)

嵌入式軟件
2009-03-29

代碼仿真驗(yàn)證 FM FPGA
基于Matlab和FPGA的FIR數(shù)字濾波器設(shè)計(jì)及實(shí)現(xiàn)

摘要：基于FIR數(shù)字濾波器的原理和層次化、模塊化設(shè)計(jì)思想，結(jié)合Altera公司的CycloneII系列FPGA芯片，提出了FIR數(shù)字濾波器的實(shí)現(xiàn)硬件方案，給出了采用Matlab、QuartusⅡ設(shè)計(jì)及實(shí)現(xiàn)32階低通FIR濾波器的方法步驟，仿真及

數(shù)字電源
2009-03-28

MATLAB 數(shù)字濾波器設(shè)計(jì) FIR數(shù)字濾波器 FPGA
基于FPGA的高速圖像采集系統(tǒng)設(shè)計(jì)

在高速圖像采集系統(tǒng)中，CPU時(shí)鐘資源、I／O端口資源、傳輸單元等都成為系統(tǒng)的瓶頸。本系統(tǒng)采用FPGA+RAM+USB的設(shè)計(jì)：FPGA硬件采樣模塊，有效降低采樣時(shí)延和CPU時(shí)鐘資源；獨(dú)特的RAM時(shí)序控制與讀寫控制分離設(shè)計(jì)，增加了模塊之間的獨(dú)立性，降低了控制的復(fù)雜度；USB設(shè)計(jì)在實(shí)現(xiàn)高速率數(shù)據(jù)傳輸?shù)耐瑫r(shí)又具有低成本、易安裝等優(yōu)點(diǎn)。

數(shù)字電源
2009-03-27

系統(tǒng)設(shè)計(jì) 圖像采集系統(tǒng) 高速圖像采集 FPGA
USB OTG的IP Core設(shè)計(jì)與FPGA驗(yàn)證

為了實(shí)現(xiàn)USB設(shè)備之間的直接通信，介紹一款USB 0TG IP核的設(shè)計(jì)與FPGA驗(yàn)證。在分析OTG補(bǔ)充規(guī)范的基礎(chǔ)上，重點(diǎn)描述了USB OTG IP核的設(shè)計(jì)原理、模塊劃分以及每個(gè)模塊的功能，然后對(duì)USBOTG的部分特性進(jìn)行詳細(xì)的闡述，最后給出該IP核在ModelSim中的功能仿真及FPGA驗(yàn)證結(jié)果。結(jié)果表明，該IP核具備主機(jī)功能和設(shè)備功能，可作為一個(gè)獨(dú)立的IP模塊應(yīng)用到SoC系統(tǒng)中。

通信技術(shù)
2009-03-25

USB IP CORE FPGA
用 FPGA 產(chǎn)生高斯白噪聲序列的一種快速方法

0 引言短波信道存在多徑時(shí)延、多普勒頻移和擴(kuò)散、高斯白噪聲干擾等復(fù)雜現(xiàn)象。為了測(cè)試短波通信設(shè)備的性能，通常需要進(jìn)行大量的外場(chǎng)實(shí)驗(yàn)。相比之下，信道模擬器能夠在實(shí)驗(yàn)室環(huán)境下進(jìn)行類似的性能測(cè)試，而且測(cè)試費(fèi)用

電子設(shè)計(jì)自動(dòng)化
2009-03-24

移位寄存器高斯白噪聲 BSP FPGA
無(wú)線基站中的FPGA和DSP組合

FPGA和DSP之間的“智能配分”可使無(wú)線系統(tǒng)設(shè)計(jì)師獲得最佳性能組合和成本——效能。應(yīng)用DSP和FPGA組合可使成本降低。對(duì)于無(wú)線基站，組合有DSP可編程邏輯的系統(tǒng)配分，可促使更大的產(chǎn)品設(shè)計(jì)和市場(chǎng)成功率。更高數(shù)據(jù)率的需

電子設(shè)計(jì)自動(dòng)化
2009-03-24

無(wú)線基站 DSP FFT FPGA
基于SRAM的FPGA連線資源的一種可測(cè)性設(shè)計(jì)

本文提出在FPGA芯片內(nèi)插入多條移位寄存器鏈的方法，可使測(cè)試開(kāi)關(guān)盒連線資源的時(shí)問(wèn)比傳統(tǒng)的測(cè)試方法和已有的一種方法時(shí)間上減少了99％以上，大大降低了測(cè)試的時(shí)間，降低了測(cè)試成本，并且消耗的硬件面積比大約在5％左右，在可接受的范圍內(nèi)。

電子設(shè)計(jì)自動(dòng)化
2009-03-24

開(kāi)關(guān) SRAM BSP FPGA
基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè)

基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè)

嵌入式教程
2009-03-23

ARM 相位波形產(chǎn)生 FPGA
Cyclone III FPGA版嵌入式系統(tǒng)開(kāi)發(fā)套件（Altera）

Altera公司宣布，開(kāi)始提供Cyclone® III FPGA版嵌入式系統(tǒng)開(kāi)發(fā)套件，這一全面的平臺(tái)加速了FPGA嵌入式系統(tǒng)的原型設(shè)計(jì)和開(kāi)發(fā)。開(kāi)發(fā)套件采用了多塊電路板，含有業(yè)界目前發(fā)售的密度最大的低成本FPGA——Cyclone III E

電子設(shè)計(jì)自動(dòng)化
2009-03-23

Altera 嵌入式系統(tǒng)開(kāi)發(fā) CYCLONE FPGA
USB OTG的IP Core設(shè)計(jì)與FPGA驗(yàn)證

為了實(shí)現(xiàn)USB設(shè)備之間的直接通信，介紹一款USB 0TG IP核的設(shè)計(jì)與FPGA驗(yàn)證。在分析OTG補(bǔ)充規(guī)范的基礎(chǔ)上，重點(diǎn)描述了USB OTG IP核的設(shè)計(jì)原理、模塊劃分以及每個(gè)模塊的功能，然后對(duì)USBOTG的部分特性進(jìn)行詳細(xì)的闡述，最后給出該IP核在ModelSim中的功能仿真及FPGA驗(yàn)證結(jié)果。結(jié)果表明，該IP核具備主機(jī)功能和設(shè)備功能，可作為一個(gè)獨(dú)立的IP模塊應(yīng)用到SoC系統(tǒng)中。

線性電源
2009-03-22

USB IP CORE FPGA
USB OTG的IP Core設(shè)計(jì)與FPGA驗(yàn)證

USB OTG的IP Core設(shè)計(jì)與FPGA驗(yàn)證

嵌入式軟件
2009-03-22

USB IP CORE FPGA

首頁(yè) 上一頁(yè) 314 315 316 317 318 319 320 321 322 323 下一頁(yè) 尾頁(yè)

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

基于FPGA和CMX589A的GMSK調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)

一個(gè)FPGA高手的總結(jié)

基于FPGA平臺(tái)構(gòu)建汽車輔助駕駛系統(tǒng)算法

基于FPGA的高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)的設(shè)計(jì)

基于EP1C3T144C8的FPGA的開(kāi)發(fā)板設(shè)計(jì)

一種基于FPGA并行流水線的FIR濾波器設(shè)計(jì)方案

基于Matlab和FPGA的FIR數(shù)字濾波器設(shè)計(jì)及實(shí)現(xiàn)

基于FPGA的高速圖像采集系統(tǒng)設(shè)計(jì)

基于FPGA的8位并行輸入LED掃描控制芯片設(shè)計(jì)

一個(gè)FPGA高手的總結(jié)

基于Matlab和FPGA的FIR數(shù)字濾波器設(shè)計(jì)及實(shí)現(xiàn)

基于FPGA的高速圖像采集系統(tǒng)設(shè)計(jì)

USB OTG的IP Core設(shè)計(jì)與FPGA驗(yàn)證

用 FPGA 產(chǎn)生高斯白噪聲序列的一種快速方法

無(wú)線基站中的FPGA和DSP組合

基于SRAM的FPGA連線資源的一種可測(cè)性設(shè)計(jì)

基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè)

Cyclone III FPGA版嵌入式系統(tǒng)開(kāi)發(fā)套件（Altera）

USB OTG的IP Core設(shè)計(jì)與FPGA驗(yàn)證

USB OTG的IP Core設(shè)計(jì)與FPGA驗(yàn)證

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻