FPGA
-
頻率特性測試儀的設(shè)計
以89C51單片機和FPGA構(gòu)成的最小系統(tǒng)為核心，實現(xiàn)了一定頻帶范圍內(nèi)對一個未知四端網(wǎng)絡(luò)的幅頻特性和相頻特性的測量。該系統(tǒng)由掃頻信號發(fā)生器，幅度測量模塊，相位測量模塊，示波器顯示模塊等構(gòu)成。用數(shù)字頻率合成技術(shù)設(shè)計掃頻信號發(fā)生器。用戶通過按鍵測量特定頻率的頻率特性。掃頻測量時，可以選擇掃頻輸出信號的下限和上限以及步進值。示波器顯示出幅頻和相頻的曲線，界面友好。
-
一種寬帶復(fù)接器的設(shè)計與實現(xiàn)
信息時代的到來使人們需要共享越來越多的信息。隨著信息及其需求的爆炸性增長,信息的選擇及傳輸速率成為一個重要問題。有線電視網(wǎng)絡(luò)有其固有的高帶寬特性,適合大容量的數(shù)據(jù)傳輸和實時性要求,使寬帶數(shù)字接入成為可能。
-
基于單片機和FPGA的頻率特,tt測試儀
介紹基于89S51單片機和FPGA的頻率特性測試儀的設(shè)計。該系統(tǒng)設(shè)計利用DDS原理由FPGA經(jīng)D／A轉(zhuǎn)換產(chǎn)生掃頻信號，再經(jīng)待測網(wǎng)絡(luò)實現(xiàn)峰值檢測和相位檢測，從而完成了待測網(wǎng)絡(luò)幅頻和相頻特性曲線的測量和顯示。經(jīng)過調(diào)試，示波器顯示待測網(wǎng)絡(luò)頻率范圍100 Hz～100 kHz的幅頻和相頻特性曲線，該系統(tǒng)工作穩(wěn)定，操作方便。
-
基于FPGA的A/D轉(zhuǎn)換采樣控制模塊的設(shè)計
摘要：本文采用FPGA器件EP1C6T144C8芯片代替單片機控制A/D轉(zhuǎn)換芯片ADC0809進行采樣控制，整個設(shè)計用VHDL語言描述，在QuartusⅡ平臺下進行軟件編程實現(xiàn)正確的A/D轉(zhuǎn)換的工作時序控制過程，并將采樣數(shù)據(jù)從二進制轉(zhuǎn)化成B
-
基于FPGA 的簡化UART 電路設(shè)計
摘要： 本文闡述了通用異步發(fā)生器UART 的功能特點，介紹了用硬件描述語言Verilog 來開發(fā)各個模塊，并給出仿真結(jié)果。本設(shè)計使用Altera 的FPGA 芯片，將UART 的核心功能嵌入到FPGA 內(nèi)部，能夠?qū)崿F(xiàn)異步通信的功能，可以
-
測試檢驗電路時序的FPGA邏輯驗證分析儀
隨著FPGA技術(shù)的廣泛使用，越來越需要一臺能夠測試驗證FPGA芯片中所下載電路邏輯時序是否正確的儀器。目前，雖然Agilent、Tektronix 等大公司生產(chǎn)的高端邏輯分析儀能夠?qū)崿F(xiàn)FPGA電路的測試驗證功能，但此類儀器價格
-
基于FPGA的線陣CCD驅(qū)動時序及 模擬信號處理的設(shè)計
為保證線陣CCD在圖像測量中正常、穩(wěn)定工作，必須設(shè)計出適合其工作的時序驅(qū)動電路。在分析TCDl501D線陣CCD驅(qū)動時序關(guān)系的基礎(chǔ)上，通過分析CCD輸出的圖像信號，給出了內(nèi)、外相關(guān)雙采樣的時序控制。最后，利用quanus7．2軟件平臺結(jié)合VHDL語言進行開發(fā)，對所需驅(qū)動脈沖進行仿真設(shè)計。仿真結(jié)果表明，該驅(qū)動電路簡單、功耗小、成本低、抗干擾能力強，適用于設(shè)備小型化的要求。
-
基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計
簡單介紹了全數(shù)字鎖相環(huán)(ADPLL)的結(jié)構(gòu)和工作原理，提出一種在FPGA的基礎(chǔ)上可增大全數(shù)字鎖相環(huán)同步范圍的設(shè)計方法，并給出了部分verilog HDL設(shè)計程序的代碼和仿真波形。
-
Altera Stratix IV FPGA榮獲《今日電子》年度產(chǎn)品獎
Altera公司宣布，其40-nm Stratix IV FPGA系列榮獲《今日電子》雜志頒發(fā)的“年度產(chǎn)品獎”。Stratix IV器件系列自從2008年3月發(fā)布以來，這已是第六次獲獎?！督袢针娮印返摹澳甓犬a(chǎn)品獎”每年評選一次，頒發(fā)給在技術(shù)和
-
基于FPGA的RS編碼器的設(shè)計與實現(xiàn)
RS碼是線性分組碼中一種典型的糾錯碼，既能糾正隨機錯誤，也能糾正突發(fā)錯誤，在現(xiàn)代通信領(lǐng)域越來越受到重視。文中介紹基于FPGA使用Verilog—HDL語言的RS(15，9)編碼器的設(shè)計方法，并在QuartusII 5．O軟件環(huán)境下進行了功能仿真，仿真結(jié)果與理論分析相一致，該設(shè)計方法對實現(xiàn)任意長度的RS編碼有重要參考價值。
-
一種寬帶復(fù)接器的設(shè)計與實現(xiàn)
信息時代的到來使人們需要共享越來越多的信息。隨著信息及其需求的爆炸性增長,信息的選擇及傳輸速率成為一個重要問題。有線電視網(wǎng)絡(luò)有其固有的高帶寬特性,適合大容量的數(shù)據(jù)傳輸和實時性要求,使寬帶數(shù)字接入成為可能。
-
基于FPGA的線陣CCD驅(qū)動時序及 模擬信號處理的設(shè)計
為保證線陣CCD在圖像測量中正常、穩(wěn)定工作，必須設(shè)計出適合其工作的時序驅(qū)動電路。在分析TCDl501D線陣CCD驅(qū)動時序關(guān)系的基礎(chǔ)上，通過分析CCD輸出的圖像信號，給出了內(nèi)、外相關(guān)雙采樣的時序控制。最后，利用quanus7．2軟件平臺結(jié)合VHDL語言進行開發(fā)，對所需驅(qū)動脈沖進行仿真設(shè)計。仿真結(jié)果表明，該驅(qū)動電路簡單、功耗小、成本低、抗干擾能力強，適用于設(shè)備小型化的要求。
-
基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計
基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計
-
基于FPGA的RS編碼器的設(shè)計與實現(xiàn)
RS碼是線性分組碼中一種典型的糾錯碼，既能糾正隨機錯誤，也能糾正突發(fā)錯誤，在現(xiàn)代通信領(lǐng)域越來越受到重視。文中介紹基于FPGA使用Verilog—HDL語言的RS(15，9)編碼器的設(shè)計方法，并在QuartusII 5．O軟件環(huán)境下進行了功能仿真，仿真結(jié)果與理論分析相一致，該設(shè)計方法對實現(xiàn)任意長度的RS編碼有重要參考價值。
-
用內(nèi)部邏輯分析儀調(diào)試FPGA
推動FPGA調(diào)試技術(shù)改變的原因 進行硬件設(shè)計的功能調(diào)試時，F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點。CPLD和FPGA早期使用時，如果發(fā)現(xiàn)設(shè)計不能正常工作，工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號引到引腳，然
-
基于FPGA的圖像采集系統(tǒng)設(shè)計與實現(xiàn)
1、引言 視頻圖像采集是視頻信號處理系統(tǒng)的前端部分，正在向高速、高分辨率、高集成化、高可靠性方向發(fā)展。圖像采集系統(tǒng)在當(dāng)今工業(yè)、軍事、醫(yī)學(xué)各個領(lǐng)域都有著極其廣泛的應(yīng)用，如使用在遠程監(jiān)控、安防、遠程抄
-
基于單片機、EDA技術(shù)的波形發(fā)生器的設(shè)計
該波形發(fā)生器以單片機(MCS8031)為中心控制單元，由鍵盤輸入模塊、數(shù)碼管顯示模塊、D/A波形發(fā)生模塊、幅值調(diào)整模塊組成。采用DDFS技術(shù)，先將要求的波形數(shù)據(jù)存儲于EEPROM中，這樣可以保證掉電以后波形數(shù)據(jù)不丟失。
