FPGA

關注人關注

我要報錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

基于FPGA的A/D轉換采樣控制模塊的設計

摘要：本文采用FPGA器件EP1C6T144C8芯片代替單片機控制A/D轉換芯片ADC0809進行采樣控制，整個設計用VHDL語言描述，在QuartusⅡ平臺下進行軟件編程實現(xiàn)正確的A/D轉換的工作時序控制過程，并將采樣數(shù)據(jù)從二進制轉化成B

數(shù)字電源
2009-03-11

FPGA A/D轉換控制模塊采樣控制
基于FPGA 的簡化UART 電路設計

摘要：本文闡述了通用異步發(fā)生器UART 的功能特點，介紹了用硬件描述語言Verilog 來開發(fā)各個模塊，并給出仿真結果。本設計使用Altera 的FPGA 芯片，將UART 的核心功能嵌入到FPGA 內部，能夠實現(xiàn)異步通信的功能，可以

電子設計自動化
2009-03-10

電路設計 UART BSP FPGA
測試檢驗電路時序的FPGA邏輯驗證分析儀

隨著FPGA技術的廣泛使用，越來越需要一臺能夠測試驗證FPGA芯片中所下載電路邏輯時序是否正確的儀器。目前，雖然Agilent、Tektronix 等大公司生產的高端邏輯分析儀能夠實現(xiàn)FPGA電路的測試驗證功能，但此類儀器價格

電子設計自動化
2009-03-10

電路時序 BSP FPGA
基于FPGA的線陣CCD驅動時序及模擬信號處理的設計

為保證線陣CCD在圖像測量中正常、穩(wěn)定工作，必須設計出適合其工作的時序驅動電路。在分析TCDl501D線陣CCD驅動時序關系的基礎上，通過分析CCD輸出的圖像信號，給出了內、外相關雙采樣的時序控制。最后，利用quanus7．2軟件平臺結合VHDL語言進行開發(fā)，對所需驅動脈沖進行仿真設計。仿真結果表明，該驅動電路簡單、功耗小、成本低、抗干擾能力強，適用于設備小型化的要求。

電子設計自動化
2009-03-10

模擬信號時序信號處理 FPGA
基于FPGA的全數(shù)字鎖相環(huán)的設計

簡單介紹了全數(shù)字鎖相環(huán)(ADPLL)的結構和工作原理，提出一種在FPGA的基礎上可增大全數(shù)字鎖相環(huán)同步范圍的設計方法，并給出了部分verilog HDL設計程序的代碼和仿真波形。

電子設計自動化
2009-03-10

全數(shù)字鎖相環(huán) PLL BSP FPGA
Altera Stratix IV FPGA榮獲《今日電子》年度產品獎

Altera公司宣布，其40-nm Stratix IV FPGA系列榮獲《今日電子》雜志頒發(fā)的“年度產品獎”。Stratix IV器件系列自從2008年3月發(fā)布以來，這已是第六次獲獎?！督袢针娮印返摹澳甓犬a品獎”每年評選一次，頒發(fā)給在技術和

電子設計自動化
2009-03-10

電子 Altera STRATIX FPGA
基于FPGA的RS編碼器的設計與實現(xiàn)

RS碼是線性分組碼中一種典型的糾錯碼，既能糾正隨機錯誤，也能糾正突發(fā)錯誤，在現(xiàn)代通信領域越來越受到重視。文中介紹基于FPGA使用Verilog—HDL語言的RS(15，9)編碼器的設計方法，并在QuartusII 5．O軟件環(huán)境下進行了功能仿真，仿真結果與理論分析相一致，該設計方法對實現(xiàn)任意長度的RS編碼有重要參考價值。

電子設計自動化
2009-03-09

編碼器 BSP RS編碼 FPGA
一種寬帶復接器的設計與實現(xiàn)

信息時代的到來使人們需要共享越來越多的信息。隨著信息及其需求的爆炸性增長,信息的選擇及傳輸速率成為一個重要問題。有線電視網(wǎng)絡有其固有的高帶寬特性,適合大容量的數(shù)據(jù)傳輸和實時性要求,使寬帶數(shù)字接入成為可能。

數(shù)字電源
2009-03-09

DSP 寬帶 BSP FPGA
基于FPGA的線陣CCD驅動時序及模擬信號處理的設計

為保證線陣CCD在圖像測量中正常、穩(wěn)定工作，必須設計出適合其工作的時序驅動電路。在分析TCDl501D線陣CCD驅動時序關系的基礎上，通過分析CCD輸出的圖像信號，給出了內、外相關雙采樣的時序控制。最后，利用quanus7．2軟件平臺結合VHDL語言進行開發(fā)，對所需驅動脈沖進行仿真設計。仿真結果表明，該驅動電路簡單、功耗小、成本低、抗干擾能力強，適用于設備小型化的要求。

數(shù)字電源
2009-03-07

模擬信號時序信號處理 FPGA
基于FPGA的全數(shù)字鎖相環(huán)的設計

基于FPGA的全數(shù)字鎖相環(huán)的設計

嵌入式軟件
2009-03-07

全數(shù)字鎖相環(huán) PLL BSP FPGA
基于FPGA的RS編碼器的設計與實現(xiàn)

RS碼是線性分組碼中一種典型的糾錯碼，既能糾正隨機錯誤，也能糾正突發(fā)錯誤，在現(xiàn)代通信領域越來越受到重視。文中介紹基于FPGA使用Verilog—HDL語言的RS(15，9)編碼器的設計方法，并在QuartusII 5．O軟件環(huán)境下進行了功能仿真，仿真結果與理論分析相一致，該設計方法對實現(xiàn)任意長度的RS編碼有重要參考價值。

數(shù)字電源
2009-03-06

編碼器 BSP RS編碼 FPGA
用內部邏輯分析儀調試FPGA

推動FPGA調試技術改變的原因　　進行硬件設計的功能調試時，F(xiàn)PGA的再編程能力是關鍵的優(yōu)點。CPLD和FPGA早期使用時，如果發(fā)現(xiàn)設計不能正常工作，工程師就使用“調試鉤”的方法。先將要觀察的FPGA內部信號引到引腳，然

電子設計自動化
2009-03-06

調試邏輯分析儀 BSP FPGA
基于FPGA的圖像采集系統(tǒng)設計與實現(xiàn)

1、引言視頻圖像采集是視頻信號處理系統(tǒng)的前端部分，正在向高速、高分辨率、高集成化、高可靠性方向發(fā)展。圖像采集系統(tǒng)在當今工業(yè)、軍事、醫(yī)學各個領域都有著極其廣泛的應用，如使用在遠程監(jiān)控、安防、遠程抄

消費電子
2009-03-06

系統(tǒng)設計圖像采集系統(tǒng) BSP FPGA
基于單片機、EDA技術的波形發(fā)生器的設計

　該波形發(fā)生器以單片機(MCS8031)為中心控制單元，由鍵盤輸入模塊、數(shù)碼管顯示模塊、D/A波形發(fā)生模塊、幅值調整模塊組成。采用DDFS技術，先將要求的波形數(shù)據(jù)存儲于EEPROM中，這樣可以保證掉電以后波形數(shù)據(jù)不丟失?！?/p>
單片機
2009-03-04

波形發(fā)生器 EDA技術基于單片機 FPGA
初學者五大告誡

我是一名本科三年級的學生，雖實力卑微，但也算艱難的走過了初學者的迷茫。電子技術學習了兩年，得過校級電子競賽一等獎，省級電子競賽一等獎等等?，F(xiàn)在主要在自己的ARM板上學習linux，ucosii操作系統(tǒng)。正因為我是一

充電吧
2009-03-03

電子技術 51單片機 BSP FPGA
PCB版圖設計――基于高速FPGA的PCB設計技術

如果高速PCB設計能夠像連接原理圖節(jié)點那樣簡單，以及像在計算機顯示器上所看到的那樣優(yōu)美的話，那將是一件多么美好的事情。然而，除非設計師初入PCB設計，或者是極度的幸運，實際的PCB設計通常不像他們所從事的電路設

電子設計自動化
2009-03-02

原理圖 PCB設計 PCB版圖 FPGA
初學者五大告誡

初學者五大告誡

嵌入式軟件
2009-02-28

電子技術 51單片機 BSP FPGA

首頁上一頁 315 316 317 318 319 320 321 322 323 324 下一頁尾頁

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

基于FPGA的A/D轉換采樣控制模塊的設計

基于FPGA 的簡化UART 電路設計

測試檢驗電路時序的FPGA邏輯驗證分析儀

基于FPGA的線陣CCD驅動時序及模擬信號處理的設計

基于FPGA的全數(shù)字鎖相環(huán)的設計

Altera Stratix IV FPGA榮獲《今日電子》年度產品獎

基于FPGA的RS編碼器的設計與實現(xiàn)

一種寬帶復接器的設計與實現(xiàn)

基于FPGA的線陣CCD驅動時序及模擬信號處理的設計

基于FPGA的全數(shù)字鎖相環(huán)的設計

基于FPGA的RS編碼器的設計與實現(xiàn)

用內部邏輯分析儀調試FPGA

基于FPGA的圖像采集系統(tǒng)設計與實現(xiàn)

基于單片機、EDA技術的波形發(fā)生器的設計

初學者五大告誡

PCB版圖設計――基于高速FPGA的PCB設計技術

初學者五大告誡

相關標簽

關注此標簽的用戶(人)

熱門活動

課程視頻