0 引言 短波信道存在多徑時(shí)延、多普勒頻移和擴(kuò)散、高斯白噪聲干擾等復(fù)雜現(xiàn)象。為了測(cè)試短波通信設(shè)備的性能,通常需要進(jìn)行大量的外場(chǎng)實(shí)驗(yàn)。相比之下,信道模擬器能夠在實(shí)驗(yàn)室環(huán)境下進(jìn)行類(lèi)似的性能測(cè)試,而且測(cè)試費(fèi)用
FPGA和DSP之間的“智能配分”可使無(wú)線(xiàn)系統(tǒng)設(shè)計(jì)師獲得最佳性能組合和成本——效能。應(yīng)用DSP和FPGA組合可使成本降低。對(duì)于無(wú)線(xiàn)基站,組合有DSP可編程邏輯的系統(tǒng)配分,可促使更大的產(chǎn)品設(shè)計(jì)和市場(chǎng)成功率。更高數(shù)據(jù)率的需
Cyclone III FPGA版嵌入式系統(tǒng)開(kāi)發(fā)套件(Altera)
Cyclone III FPGA版嵌入式系統(tǒng)開(kāi)發(fā)套件(Altera)
摘 要: 以晶閘管構(gòu)成的全橋整流電路為對(duì)象,分析和建立了兩種觸發(fā)器以實(shí)現(xiàn)對(duì)晶閘管的觸發(fā)控制。一種是以TCA785為核心芯片的模擬觸發(fā)器,另一種是以可編程邏輯陣列(FPGA)為核心芯片的數(shù)字觸發(fā)器。試驗(yàn)表明兩種觸
網(wǎng)絡(luò)正在成為當(dāng)今社會(huì)通信的骨干力量,現(xiàn)代化的設(shè)備迫切需要解決如何簡(jiǎn)捷高速的接入問(wèn)題,描述了基于FPGA的嵌入式技術(shù)。利用Altera公司的千兆以太網(wǎng)IP核,簡(jiǎn)要介紹使用Altera的QuartusII和niosII IDE工具的設(shè)計(jì)流程設(shè)計(jì)千兆以太網(wǎng)控制器的方案。
1 前言 近年來(lái),隨著半導(dǎo)體工藝技術(shù)和設(shè)計(jì)方法的迅速發(fā)展,系統(tǒng)級(jí)芯片SOC的設(shè)計(jì)得以高速發(fā)展,這已成為業(yè)界熱點(diǎn)。但是,由于SOC產(chǎn)品設(shè)計(jì)具有開(kāi)發(fā)周期相對(duì)較長(zhǎng)、高成本和高風(fēng)險(xiǎn)等特點(diǎn),對(duì)市場(chǎng)的變化非常敏感,這使
Altera公司宣布,開(kāi)始提供業(yè)界密度最高的收發(fā)器FPGA芯片。作為Altera® Stratix® IV GX FPGA系列中發(fā)售的第二個(gè)型號(hào)器件,EP4SGX530比市場(chǎng)上最大的收發(fā)器FPGA大60%。該器件提供530K邏輯單元(LE),48個(gè)工作速
基于A(yíng)ltera FPGA的千兆以太網(wǎng)實(shí)現(xiàn)方案
1 前言 高速以太網(wǎng)可以滿(mǎn)足新的容量需求,解決了低帶寬接入、高帶寬傳輸?shù)钠款i問(wèn)題,擴(kuò)大了應(yīng)用范圍,并與以前的所有以太網(wǎng)兼容。全雙工的以太網(wǎng)協(xié)議并無(wú)傳輸距離的限制,只是在實(shí)際應(yīng)用中,物理層技術(shù)限制了最
改革開(kāi)放30年來(lái),中國(guó)的電子產(chǎn)業(yè)發(fā)生了很大的變化。目前在金融危機(jī)的大背景下,人才的招聘和選擇尤其重要,但很多電子工程師很多抱怨工資低,待遇差,很多企業(yè)又抱怨招不到合適的人員,我想就這個(gè)問(wèn)題談一下自己的看
用于A(yíng)T91CAP9H的200萬(wàn)門(mén)開(kāi)發(fā)工具包(Atmel)
基于FPGA的HDB3編解碼器設(shè)計(jì)
招人雜談
招人雜談
摘要:本文采用FPGA器件EP1C6T144C8芯片代替單片機(jī)控制A/D轉(zhuǎn)換芯片ADC0809進(jìn)行采樣控制,整個(gè)設(shè)計(jì)用VHDL語(yǔ)言描述,在QuartusⅡ平臺(tái)下進(jìn)行軟件編程實(shí)現(xiàn)正確的A/D轉(zhuǎn)換的工作時(shí)序控制過(guò)程,并將采樣數(shù)據(jù)從二進(jìn)制轉(zhuǎn)化成B