摘要:主要討論了FPGA在多單片機(jī)串行讀數(shù)系統(tǒng)中的應(yīng)用,在該系統(tǒng)中單片機(jī)通過(guò)異步串行通信讀取外部設(shè)備中的數(shù)據(jù),經(jīng)FPGA緩沖后再送到USB單片機(jī),最終上傳到計(jì)算機(jī)。文中重點(diǎn)介紹了利用FPGA內(nèi)部雙口RAM構(gòu)建的FIFO在該
為了解決彈上記錄器和地面測(cè)試臺(tái)之間高速數(shù)據(jù)流遠(yuǎn)距離傳輸問(wèn)題,提出一種利用低電壓差分信號(hào)(LVDS)接口器件實(shí)現(xiàn)數(shù)據(jù)遠(yuǎn)距離傳輸?shù)脑O(shè)計(jì)方案。實(shí)驗(yàn)證明該方案?jìng)鬏斔俣冗_(dá)到20 Mh/s,傳輸距離達(dá)到300 m,傳輸速度和傳輸距離得到顯著提高。該優(yōu)秀的長(zhǎng)線傳輸技術(shù)已成功應(yīng)用于在某項(xiàng)目中。
引言 針對(duì)中心機(jī)房功耗越來(lái)越大的問(wèn)題,某些電信運(yùn)營(yíng)商制定了采購(gòu)設(shè)備功耗每年降低20%的目標(biāo)。半導(dǎo)體是功耗問(wèn)題的關(guān)鍵所在,其解決方法是重新設(shè)計(jì)芯片實(shí)施和交付方案,而最新一代FPGA可以說(shuō)是主要的推動(dòng)力量。通過(guò)
對(duì)于FPGA來(lái)說(shuō),設(shè)計(jì)人員可以充分利用其可編程能力以及相關(guān)的工具來(lái)準(zhǔn)確估算功耗,然后再通過(guò)優(yōu)化技術(shù)來(lái)使FPGA設(shè)計(jì)以及相應(yīng)的PCB板在功率方面效率更高。 靜態(tài)和動(dòng)態(tài)功耗及其變化在90nm工藝時(shí),電流泄漏問(wèn)題對(duì)ASIC和
摘 要:采用免費(fèi)軟核LEON2作為數(shù)字機(jī)頂盒的CPU可以降低產(chǎn)品成本。為了使LEON2軟核能更快更好地應(yīng)用于數(shù)字機(jī)頂盒,選擇先在FPGA開(kāi)發(fā)板上建立基于LEON2處理器的一個(gè)原型,通過(guò)這個(gè)原型對(duì)硬件性能進(jìn)行仿真,并且還可以在
0 引 言 USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范,它具有數(shù)據(jù)傳輸速度快,成本低,可靠性高,支持即插即用和熱插拔等優(yōu)點(diǎn),迅速得到廣泛應(yīng)用。 在高速的數(shù)
0 引 言 在計(jì)算機(jī)的數(shù)據(jù)通信中,外設(shè)一般不能與計(jì)算機(jī)直接相連,它們之間的信息交換主要存在以下問(wèn)題: (1)速度不匹配。外設(shè)的工作速度和計(jì)算機(jī)的工作速度不一樣,而且外設(shè)之間的工作速度差異也比較大。
隨著ADC器件速率的提高以及FPGA、DSP器件運(yùn)算速度的提升,高速AD和信號(hào)處理系統(tǒng)之間需要進(jìn)行高速、穩(wěn)定的數(shù)據(jù)傳輸,原來(lái)廣泛應(yīng)用CPCI以及FDPD高速總線的帶寬已經(jīng)無(wú)法滿足寬帶接收機(jī)的數(shù)據(jù)傳輸速率要求,成為影響接收機(jī)性能的新瓶頸。針對(duì)這一情況,提出了一種基于LVDS差分接口的DDR傳輸接口,解決了這一瓶頸,并且在實(shí)際硬件平臺(tái)上進(jìn)行了FPGA實(shí)現(xiàn),達(dá)到了18.4 Gbit/s的接口速率。
針對(duì)傳統(tǒng)的PCI圖像采集卡的弊端,采用OV7620和Cyclone系列FPGA設(shè)計(jì)了適用于便攜式嵌入式系統(tǒng)的圖像采集模塊。該模塊采用“乒乓模式”設(shè)計(jì)思想,具有8 Mbit的高速緩存空間,并利用嵌入式邏輯分析儀對(duì)原始圖像數(shù)據(jù)的采集和緩存。系統(tǒng)實(shí)現(xiàn)圖像原始數(shù)據(jù)的采集和緩存,保證圖像數(shù)據(jù)的連續(xù)和完整性,該系統(tǒng)外部接口電路簡(jiǎn)單,便于使用和移植,具有體積小、功耗低、速度快等優(yōu)點(diǎn),可應(yīng)用于便攜式設(shè)備的圖像采集。
摘 要:采用免費(fèi)軟核LEON2作為數(shù)字機(jī)頂盒的CPU可以降低產(chǎn)品成本。為了使LEON2軟核能更快更好地應(yīng)用于數(shù)字機(jī)頂盒,選擇先在FPGA開(kāi)發(fā)板上建立基于LEON2處理器的一個(gè)原型,通過(guò)這個(gè)原型對(duì)硬件性能進(jìn)行仿真,并且還可以在
LEON2應(yīng)用于數(shù)字機(jī)頂盒CPU的FPGA仿真
0 引 言 USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范,它具有數(shù)據(jù)傳輸速度快,成本低,可靠性高,支持即插即用和熱插拔等優(yōu)點(diǎn),迅速得到廣泛應(yīng)用。 在高速的數(shù)
據(jù)市場(chǎng)調(diào)研公司Gartner,F(xiàn)PGA正在取代ASIC,全球金融危機(jī)將在2009年加劇這一趨勢(shì)?,F(xiàn)在二者的設(shè)計(jì)數(shù)量之比為30比1。Gartner表示,由于經(jīng)濟(jì)危機(jī)促使廠商推遲甚至取消設(shè)計(jì),預(yù)計(jì)2009年ASIC設(shè)計(jì)數(shù)量將減少22%。據(jù)Gartne
隨著ADC器件速率的提高以及FPGA、DSP器件運(yùn)算速度的提升,高速AD和信號(hào)處理系統(tǒng)之間需要進(jìn)行高速、穩(wěn)定的數(shù)據(jù)傳輸,原來(lái)廣泛應(yīng)用CPCI以及FDPD高速總線的帶寬已經(jīng)無(wú)法滿足寬帶接收機(jī)的數(shù)據(jù)傳輸速率要求,成為影響接收機(jī)性能的新瓶頸。針對(duì)這一情況,提出了一種基于LVDS差分接口的DDR傳輸接口,解決了這一瓶頸,并且在實(shí)際硬件平臺(tái)上進(jìn)行了FPGA實(shí)現(xiàn),達(dá)到了18.4 Gbit/s的接口速率。
隨著ADC器件速率的提高以及FPGA、DSP器件運(yùn)算速度的提升,高速AD和信號(hào)處理系統(tǒng)之間需要進(jìn)行高速、穩(wěn)定的數(shù)據(jù)傳輸,原來(lái)廣泛應(yīng)用CPCI以及FDPD高速總線的帶寬已經(jīng)無(wú)法滿足寬帶接收機(jī)的數(shù)據(jù)傳輸速率要求,成為影響接收機(jī)性能的新瓶頸。針對(duì)這一情況,提出了一種基于LVDS差分接口的DDR傳輸接口,解決了這一瓶頸,并且在實(shí)際硬件平臺(tái)上進(jìn)行了FPGA實(shí)現(xiàn),達(dá)到了18.4 Gbit/s的接口速率。
隨著人們對(duì)高空的興趣發(fā)展和研究需要,越來(lái)越多的科學(xué)實(shí)驗(yàn)被科研人員搬到了空中進(jìn)行,氣球探空和無(wú)人機(jī)實(shí)驗(yàn)是比較典型的方法。這些科學(xué)實(shí)驗(yàn)往往需要在一定的實(shí)驗(yàn)條件到達(dá)時(shí)觸發(fā)某特定實(shí)驗(yàn)現(xiàn)象,從而對(duì)發(fā)生時(shí)間非常短
基于ARM和FPGA的高速高空數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)
基于ARM和FPGA的高速高空數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)
基于FPGA的圖像采集模塊的設(shè)計(jì)
1 引言振動(dòng)臺(tái)的作用之一是將被測(cè)物件置于振動(dòng)臺(tái)上測(cè)量其受迫振動(dòng)時(shí)的表現(xiàn),一般振動(dòng)臺(tái)的振動(dòng)是由振動(dòng)分析儀控制的,但是由于振動(dòng)臺(tái)體積形狀和考慮到成本等原因,不利于振動(dòng)分析儀的研發(fā),所以設(shè)計(jì)振動(dòng)模擬器對(duì)振動(dòng)分