高速PCB設(shè)計(jì)仿真講座二十

3.4 SigXplorer 中的仿真過(guò)程： 1、 在發(fā)送端IOCell模型的TRISTATE上點(diǎn)擊一下，在彈出的下面窗口中選擇Pulse選項(xiàng)：圖3－14 設(shè)定激勵(lì)端Stimulus State 組合框： l Pulse:表示激勵(lì)信號(hào)為連續(xù)脈沖方波，就是時(shí)鐘源性質(zhì)的

射頻PCB設(shè)計(jì)常見(jiàn)問(wèn)題（上）

電源完整性與地彈噪聲的高速PCB仿真

基于PADS2004的高速PCB設(shè)計(jì)方案

PCB與PCBA的區(qū)別是什么？

相信很多人對(duì)于PCB電路板并不陌生，可能是日常生活中也能經(jīng)常聽(tīng)到，但對(duì)PCBA或許就不太了解，甚至?xí)蚉CB混淆起來(lái)。那么什么是PCB?PCBA是如何演變出來(lái)的?PCB與PCBA的區(qū)別是什么?下面我們具體來(lái)了解下。

手機(jī)PCB設(shè)計(jì)常見(jiàn)的ESD保護(hù)器件

PCB設(shè)計(jì)信號(hào)完整性問(wèn)題

信號(hào)完整性問(wèn)題1、信號(hào)完整性的定義信號(hào)完整性（SignalIntegrity），是指信號(hào)未受到損傷的一種狀態(tài)。它表明信號(hào)通過(guò)信號(hào)線(xiàn)傳輸后仍保持其正確的功能特性，信號(hào)在電路中能以正確的時(shí)序和電壓作出響應(yīng)，由IC的時(shí)序可知

PCB設(shè)計(jì)EMC考量注意事項(xiàng)

PCB設(shè)計(jì)功能分割簡(jiǎn)介

大部分的PCB都包含一些功能子系統(tǒng)或區(qū)域，每個(gè)功能子系統(tǒng)都由一組器件和它們的支持電路組成。比如，一個(gè)典型的主機(jī)板可以劃分為以下區(qū)域：處理器、時(shí)鐘邏輯、存儲(chǔ)器、總線(xiàn)控制器、總線(xiàn)接口、PCT總線(xiàn)、外圍設(shè)備接口和

自制PCB，你的PCB你做主

腐蝕液一般用三氯化鐵加水配置而成，三氯化鐵為土黃色固體，也易于吸收空氣中的水份，所以應(yīng)密封保存。配置三氯化鐵溶液時(shí)一般是用40%的三氯化鐵和60%的水，當(dāng)然三氯化鐵多些，或者用溫水（不是熱水，以防油漆脫落）

如何分辨主板PCB板層數(shù)

板本身的基板是由絕緣隔熱、并不易彎曲的材質(zhì)所制作成。在表面可以看到的細(xì)小線(xiàn)路材料是銅箔，原本銅箔是覆蓋在整個(gè)板上的，而在制造過(guò)程中部份被蝕刻處理掉，留下來(lái)的部份就變成網(wǎng)狀的細(xì)小線(xiàn)路了。這些線(xiàn)路被稱(chēng)作導(dǎo)

關(guān)于PCB走線(xiàn)寬度變化產(chǎn)生的反射

在進(jìn)行PCB布線(xiàn)時(shí)，經(jīng)常會(huì)發(fā)生這樣的情況：走線(xiàn)通過(guò)某一區(qū)域時(shí)，由于該區(qū)域布線(xiàn)空間有限，不得不使用更細(xì)的線(xiàn)條，通過(guò)這一區(qū)域后，線(xiàn)條再恢復(fù)原來(lái)的寬度。走線(xiàn)寬度變化會(huì)引起阻抗變化，因此發(fā)生反射，對(duì)信號(hào)產(chǎn)生影響。

高速PCB設(shè)計(jì)探討（二）

PCB表面處理制程-化金工藝

1、化學(xué)鎳金1.1基本步驟脫脂→水洗→中和→水洗→微蝕→水洗→預(yù)浸→鈀活化→吹氣攪拌水洗→無(wú)電鎳→熱水洗→ 無(wú)電金→回收水洗→后處理水洗→干燥1.2無(wú)電鎳A. 一般無(wú)電鎳分為"置換式"與"自我催化"式其配方極多，但不

PCB傳輸線(xiàn)模型

在前面中介紹了信號(hào)完整性分析所采用的工具，其中之一是建模。在這里就要利用這個(gè)分析工具，首先為傳輸線(xiàn)建立模型，然后分析它的各種行為特征。傳輸線(xiàn)的零階模型是最簡(jiǎn)單且最易理解的模型，如圖1所示。它是由一排微型

PCB技術(shù)MSD存儲(chǔ)的注意事項(xiàng)

通常，物料從貼片機(jī)上拆下以后，在再次使用以前，會(huì)一直存放在干燥的環(huán)境里，比如干燥箱，或者和干燥劑一起重新封裝。很多組裝人員認(rèn)為，在器件保存在干燥環(huán)境以后，可以停止統(tǒng)計(jì)器件的曝露時(shí)間。其實(shí)，只有在器件以

PCB設(shè)計(jì)之時(shí)鐘EMI設(shè)計(jì)

進(jìn)行產(chǎn)品的硬件設(shè)計(jì)過(guò)程中，EMI問(wèn)題應(yīng)該在設(shè)計(jì)之初就加以考慮，以降低后續(xù)整改所要花費(fèi)的財(cái)力和人力等。本文就以時(shí)鐘信號(hào)為例，對(duì)其進(jìn)行EMI設(shè)計(jì)，降低輻射干擾。（1）原理圖設(shè)計(jì)1、時(shí)鐘芯片的電源與其它電源用磁珠隔

高速PCB設(shè)計(jì)仿真講座十七

3.1.2 在 PCB SI 的Constraint Manager中抽取拓?fù)?1、選擇菜單Constraints＝》Electrical Constraint Spreadsheet或者點(diǎn)擊工具欄圖標(biāo)打開(kāi)約束管理器窗口。 2、左邊的樹(shù)狀窗口選擇 Net＝》Routing＝》Wiring，見(jiàn)下圖所

高速PCB設(shè)計(jì)仿真講座二

1.1.2 邊緣速率引發(fā)高速問(wèn)題 EDA設(shè)計(jì)工程師發(fā)現(xiàn) SI問(wèn)題的起因不僅僅是高速設(shè)計(jì)。真正的原因不是系統(tǒng)時(shí)鐘速率的提高，而是驅(qū)動(dòng)器上升和下降時(shí)間的縮短。隨著芯片制造工藝技術(shù)的進(jìn)步及IC制造商轉(zhuǎn)向采用 0.25 微米或更小

PCB軟件的比較與分析

protel 優(yōu)點(diǎn)：人性化，界面簡(jiǎn)單，操作簡(jiǎn)單，什么都能改，你想怎么樣畫(huà)就怎么樣畫(huà)。 畫(huà)封裝，拼版，生產(chǎn)gerber等都還挺方便。 缺點(diǎn)：除以上優(yōu)點(diǎn)都是缺點(diǎn)，呵呵。 覆銅功能極差，文件很大，畫(huà)大些的板子機(jī)子基本